三输入与门集成电路设计.doc

三输入与门集成电路设计.doc

ID:57143983

大小:2.93 MB

页数:18页

时间:2020-08-03

三输入与门集成电路设计.doc_第1页
三输入与门集成电路设计.doc_第2页
三输入与门集成电路设计.doc_第3页
三输入与门集成电路设计.doc_第4页
三输入与门集成电路设计.doc_第5页
资源描述:

《三输入与门集成电路设计.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、院课程设计三输入与门设计学生:学院:专业班级:专业课程:集成电路设计基础指导教师:年月日目录一、概述2二、设计要求3三、设计原理3四、设计思路44.1非门电路44.2三输入与非门电路4五、三输入与门电路设计65.1原理图设计65.2仿真分析6六、版图设计86.1PMOS管版图设计86.2NMOS管版图设计106.3与门版图设计11七、LVS比对15八、心得体会16参考文献17一、概述随着微电子技术的快速发展,人们生活水平不断提高,使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲,集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到

2、来,集成电路产业的地位越来越重要,它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。从制造工艺上可以将目前使用的数字集成电路分为双极型、单极型和混合型三种。而在数字集成电路中应用最广泛的就是CMOS集成电路,CMOS集成电路出现于20世纪60年代后期,随着其制造工艺的不断进步,CMOS电路逐渐成为当前集成电路的主流产品。本文便是讨论的CMOS与门电路的设计仿真及版图等的设计。版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形,包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有

3、物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则,这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺,有不同的设计规则。设计者只有得到了厂家提供的规则以后,才能开始设计。版图在设计的过程中要进行定期的检查,避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能,L-Edit软件的的版图设计软件帮助设计者在图形方式下绘制版图。对于复杂的版图设计,一般把版图设计分成若干个子步骤进行:(1)划分为了将处理问题的规模缩小,通常把整个电路划分成若干个模块。(2)版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。(3)布线完成模块间的互连,并

4、进一步优化布线结果。(4)压缩是布线完成后的优化处理过程,他试图进一步减小芯片的面积。二、设计要求1、要求:用MOS器件来设计三输入与门电路。2、容:用Tanner13.0软件进行电路原理图的绘制,并进行瞬态分析。3、用L-Edit软件进行电路版图的制作及进行LVS匹配度的检查。三、设计原理三输入与门有三个输入端A、B和C以及一个输出端F,只有当A端、B端和C端同时为高电平时输出才为高电平,否则输出都为低电平,即F=ABC。与门的真值表如表1所示。表1与门真值表ABCF00000010010001101000101011001111由于此次是用CMOS管构建的三输入与门,而CMOS管的基本

5、门电路有非门、与非门、或非门等,所以要想实现用CMOS管搭建出三输入与门电路,由关系式F=((ABC)')'可知可以用一个三输入与非门和一个反相器连接,这样就可以实现一个三输入与门的电路。本次设计就是用一个三输入与非门加一个反相器从而实现了三输入与门的功能。四、设计思路4.1非门电路CMOS非门即反相器是由一个N管和一个P管组成的,P管源极接Vdd,N管源极接GND,若输入IN为低电平,则P管导通,N管截止,输出OUT为高电平。若输入IN为高电平,则N管导通,P管截止,输出OUT为低电平。从而该电路实现了非的逻辑运算,构成了CMOS反相器。CMOS反相器的电路图如图1所示。图1CMOS反相

6、器电路图还有就是CMOS电路的优点:       (1)微功耗。CMOS电路静态电流很小,约为纳安数量级。 (2)抗干扰能力很强。输入噪声容限可达到VDD/2。 (3)电源电压围宽。多数CMOS电路可在3~18V的电源电压围正常工作。(4)输入阻抗高。 (5)负载能力强。CMOS电路可以带50个同类门以上。 (6)逻辑摆幅大(低电平0V,高电平VDD )。4.2三输入与非门电路三输入CMOS与非门电路,其中包括三个串联的N沟道增强型MOS管和三个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B、C中只要有一个为低电平时,就会使与它相连的NMOS

7、管截止,与它相连的PMOS管导通,输出为高电平;仅当A、B、C全为高电平时,才会使三个串联的NMOS管都导通,使三个并联的PMOS管都截止,输出为低电平。设计电路图如下图2所示。图2CMOS与非门电路 如上图2中所示,设CMOS管的输出高电平为“1”,低电平为“0”,图中三个串联的NMOS管,三个并联的PMOS管,每个输入端(A、B或C)都直接连到配对的NMOS管(驱动管)和PMOS(负载管)的栅极。当三个输入中有一个或

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。