实验一简化的RISCCPU设计课件.ppt

《实验一简化的RISCCPU设计课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验一简化的RISC_CPU设计1、课题的由来和设计环境介绍设计核心：不但关心CPU总体设计的合理性；构成这个RISC_CPU的每一个模块不仅是可仿真的也都是可以综合成门级网表。物理意义：一个能真正通过具体逻辑电路结构而实现的CPU。这里介绍它的目的是想说明一下两点：（1）VerilogHDL仿真和综合工具的潜力；（2）本文介绍的设计方法对软硬件联合设计是有重要意义的。2、什么是CPUCPU即中央处理单元的缩写，它是计算机的核心部件。计算机进行信息处理可分为两个步骤：（1）将数据和程序（即指令序列）输入到计算机的存储器中；（2）从第一条指令的地

2、址起开始执行该程序，得到所需结果，结束运行。2、CPU的作用及基本功能CPU的作用：协调并控制计算机的各个部件并执行程序的指令序列，使其有条不紊地进行。因此它必须具有以下基本功能：取指令：当程序已经在存储器中时，首先根据程序入口地址取出一条程序，为此要发出指令地址及控制信号。分析指令：即指令译码，这是对当前取得的指令进行分析，指出它要求什么操作，并产生相应的操作控制命令。执行指令：根据分析指令时产生的“操作命令”形成相应的操作控制信号序列，通过运算器、存储器及输入/输出设备的执行，实现每条指令的功能，其中包括对运算结果的处理以及下条指令地址的形成。

3、2、CPU功能的细化2、CPU的基本内部结构a.时序和控制部件b.指令寄存器和译码器c.累加器d.算术逻辑运算单元e.程序计数器2、什么是CPURISC即精简指令集计算机（ReducedInstructionSetComputer）的缩写；RISC_CPU特点:简化的指令系统，而且还通过简化指令系统使计算机的结构更加简单合理，从而提高运算速度；它的时序控制信号形成部件是用硬布线逻辑实现的而不是采用微程序控制的方式；对于该RISC_CPU的时序控制信号：状态机的控制信号、wr、rd所谓硬布线逻辑也就是用触发器和逻辑门直接连线所构成的状态机和组合逻辑，

4、故产生控制序列的速度比用微程序控制方式快得多，因为这样做省去了读取微指令的时间。3、RISC_CPU结构RISC_CPU是一个复杂的数字逻辑电路，但是它的基本部件的逻辑并不复杂。可以把它分成8个基本部件来考虑：（1）时钟发生器；（2）指令寄存器；（3）累加器；（4）RISC_CPU算术逻辑运算单元；（5）数据控制器；（6）地址多路器；（7）程序计数器；（8）状态控制器；a.时钟发生器利用外来时钟信号进行分频生成一系列时钟信号，送往其他部件用作时钟信号。b.通过状态控制器实现各部件之间的相互操作的关系。时钟发生器利用外来时钟信号clk生成一系列分频时

5、钟信号clk1、fetch、alu_clk，并送往CPU的其他部件作为时钟信号。a.fetch是外来时钟clk的8分频信号；b.利用fetch的上升沿来触发CPU控制器开始执行一条指令。c.fetch信号还将控制地址多路器输出指令地址和数据地址；clk1信号用作指令寄存器、累加器、状态控制器的时钟信号；alu_clk则用于触发算术逻辑运算单元。模块一时钟发生器模块1时钟发生器指令寄存器的触发时钟是clk1，在clk1的正沿触发下，寄存器将数据总线送来的指令存入高8位或低8位寄存器中，但并不是每个clk1的上升沿都寄存数据总线的数据，因为数据总线上有

6、时传输指令，有时传输数据；是不是指令由CPU状态控制器的load_ir信号控制，该信号通过ena口输入到指令寄存器，高电平表示是指令；复位信号高有效，指令寄存器被清为零；每条指令为两个字节，即16位。高3位是操作码，低13位是地址（CPU的地址总线为13位，寻址空间为8K字节）数据总线为8位，所以每条指令需取两次，先取高8位，后取低8位。模块二指令寄存器模块2指令寄存器累加器用于存放当前的结果，它也是双目运算中的一个数据来源；复位后，累加器的值是零；当累加器通过ena口收到来自CPU状态控制器load_acc信号时，在clk1时钟正跳沿时就收到来自

7、于数据总线的数据。模块三累加器模块3累加器算术逻辑运算单元根据输入的8种不同操作码分别实现相应的加、与、异或、跳转等基本操作运算；利用这几种基本运算可以实现很多种其它运算以及逻辑判断等操作。模块四算术运算器HLT=3’b000，暂停指令（保持累加器值）SKZ=3’b001，计算为零则跳转指令（保持累加器值）ADD=3’b010，加法指令（data+累加器值）ANDD=3’b011，按位与指令（data&累加器值）XORR=3’b100，按位异或指令（data^累加器值）LDA=3’b101，载入指令（data）STO=3’b110，数据写入指令（保

8、持累加器值）JMP=3’b111，跳转指令（保持累加器值）模块四算术运算器模块4算数运算器数据控制器作用是控制累加器的数据