实验一简化的RISCCPU设计

实验一简化的RISCCPU设计

ID:36700357

大小:3.66 MB

页数:47页

时间:2019-05-10

实验一简化的RISCCPU设计_第1页
实验一简化的RISCCPU设计_第2页
实验一简化的RISCCPU设计_第3页
实验一简化的RISCCPU设计_第4页
实验一简化的RISCCPU设计_第5页
资源描述:

《实验一简化的RISCCPU设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实践项目内容数字电路的数字钟;高级数字系统设计与验证的数字钟;SoC系统开发的数字钟。1实践项目成果2项目第一部分简化的RISC_CPU设计31、概述设计所用语言VerilogHDL设计所用方法Top-Down设计方法设计所用知识数字电路计算机组成原理高级数字系统设计与验证可综合风格的组合逻辑电路设计有限状态机的设计4设计所用开发环境ISE8.2ModelSim6.1设计和实现的目标完成8条指令的RISCCPU设计完成对所设计RISCCPU的验证实现RISCCPU在FPGA开发板上的正确运行1、概述52、什么是RISCCPUCPU的意思中央

2、处理单元的缩写,它是计算机的核心部件RISC的意思精简指令集计算机(ReducedInstructionSetComputer)的缩写62、什么是RISCCPURISCCPU简介是20世纪80年代才出现的CPU,与一般的CPU相比不仅只是简化了指令系统,而且还通过简化指令系统,使计算机的结构更加简单合理,从而提高运算速度73、RISCCPU功能分析计算机利用RISCCPU处理信息的步骤将数据和程序(即指令序列)输入到计算机的存储器中从第一条指令的地址起开始执行该程序,得到所需结果,结束运行8RISCCPU的作用协调并控制计算机的各个部件执行

3、程序的指令序列RISCCPU的基本功能取指令分析指令执行指令3、RISCCPU功能分析9取指令当程序已经在存储器中时,首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号。分析指令即指令译码,这是对当前取得的指令进行分析,指出它要求什么操作,并产生相应的操作控制命令。3、RISCCPU功能分析10执行指令根据分析指令时产生的“操作命令”形成相应的操作控制信号序列,通过运算器、存储器及输入/输出设备的执行,实现每条指令的功能,其中包括对运算结果的处理以及下条指令地址的形成。3、RISCCPU功能分析11取指令当程序已经在存储器中时,

4、首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号。指令寄存器分析指令即指令译码,这是对当前取得的指令进行分析,指出它要求什么操作,并产生相应的操作控制命令。译码器3、RISCCPU功能分析12执行指令根据分析指令时产生的“操作命令”形成相应的操作控制信号序列,通过运算器、存储器及输入/输出设备的执行,实现每条指令的功能,其中包括对运算结果的处理以及下条指令地址的形成。算术逻辑运算单元(ALU)累加器程序计数器(PC)3、RISCCPU功能分析13RISCCPU整体功能取指令分析指令执行指令状态控制器地址控制器数据控制器时钟控制

5、器3、RISCCPU功能分析14RISCCPU需要执行的操作系统的复位和启动操作总线读操作总线写操作4、RISC_CPU操作和时序15系统的复位和启动操作RISC_CPU的复位和启动操作是通过rst引脚的信号触发执行的;当rst信号一进入高电平,RISC_CPU就会结束现行操作,并且只要rst停留在高电平状态,CPU就维持在复位状态;在复位状态,CPU各内部寄存器都被设为初值,全部为零。数据总线为高阻态,地址总线为0000H,所有控制信号均为无效状态;rst回到低电平后,接着到来的第一个时钟上升沿将启动RISC_CPU开始工作,从ROM的0

6、00处开始读取指令并执行相应操作。4、RISC_CPU操作和时序16总线读操作每个指令周期的前0~3个时钟周期用于读指令;第3.5个周期处,存储器或端口地址就输出到地址总线上;第4~6个时钟周期,读信号rd有效,数据送到数据总线上,以备累加器锁存,或参与算术、逻辑运算;第7个时钟周期,读信号无效,第7.5个时钟周期,地址总线输出PC地址,为下一指令做好准备。4、RISC_CPU操作和时序17总线写操作:每个指令周期的第3.5个时钟周期处,写的地址就建立了;第4个时钟周期输出数据;第5个时钟周期输出写信号,至第6个时钟结束,数据无效;第7.5

7、个时钟周期,地址输出为PC地址,为下一指令做好准备。4、RISC_CPU操作和时序18指令系统由8条指令组成:HLT:停机操作。该操作将空一个指令周期,即8个时钟周期;SKZ:若为零跳过下一条语句。该操作先判断当前累加器中的结果是否为零,若为零就跳过下一条语句,否则继续执行;ADD:该操作将累加器中的值与地址所指的存储器或端口的数据相加,结果仍送回累加器中;ANDD:该操作将累加器的值与地址所指的存储器或端口的数据相与,结果仍送回累加器中;5、RISC_CPU寻址方式和指令系统19指令系统由8条指令组成:XORR:该操作将累加器的值与指令中

8、给出地址的数据异或,结果仍送回累加器中;LDA:该操作将指令中给出地址的数据放入累加器;STO:该操作将累加器的数据放入指令中给出的地址;JMP:该操作将跳转至指令给出的目的地址

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。