计算机结构与逻辑设计(5触发器)课件.ppt

《计算机结构与逻辑设计(5触发器)课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机结构与逻辑设计3.1触发器1触发器概述构成组合逻辑电路的基本单元为逻辑门，而构成时序逻辑电路的基本单元是触发器。2基本RS触发器SRQ10101000保持11禁止≧≧RSQT(Q)QS(Q)SRQQ3与门的——基本RS触发器SRQ10001111保持00禁止4波形图（时序图）置1置0置1置1置1保持不允许低有效与非门形式的触发器！！5触发器数据存储和传递功能两组触发器一个触发器存储一位锁存器功能：D触发器，D锁存器功能≧≧RSQT(Q)QS(Q)&&DC6D触发器在CP操作下，根据输入信号D情况的不同，具有置0、置1功能的电路称为D触发器。1)特性方程:2)特性表3)驱动表7波形图

2、D触发器锁存器的竞态(Race)现象1）主从触发方式2）边沿触发方式电平触发方式8同步RS触发器RSCP＝0时，R=S=1，触发器保持原来状态不变。CP＝1时，工作情况与基本RS触发器相同。同步触发器91.电路组成触发器功能表&&RDSDQQ&&RSCPCP:时钟脉冲(ClockPulse)R、S控制端CPRSQn+1说明100Qn保持1011置11100清0111不定避免0Qn保持10时钟控制电平触发的R-S触发器时钟控制—只有CP=1时,输出端状态才能改变电平触发—在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变CPRSQn+1说明100Qn保持1011置1

3、1100清0111不定避免0Qn保持2.功能分析11波形图不变不变不变不变不变不变置1置0置1置0不变12RDSDDCPQQ边沿D触发器13维持—阻塞型J-K触发器(续)QQRSJKCPK复位端J置位端J=0,K=1时Q=0J=1,K=0时Q=1J、K端功能CP下降沿触发的J-K触发器的R、S功能相同14J、K控制端的功能QQRSJKCPCP上升沿触发维持—阻塞型J-K触发器(续)JKCPQn+1说明00Qn保持010清0101置111Qn翻转0,1QnCP下降沿触发的J-K触发器J、K功能相同，只是在CP下降沿触发15用J-K触发器构成2分频器QQRSJKCPCP10CPQQ当JK=1

4、1时，在CP上升沿翻转FQ=FCP/2RS,JK甩空或通过4.7k的电阻接高电平CPQ216T触发器在CP操作下，根据输入信号T的情况不同，凡是具有保持和计数功能的电路都叫T型触发器。结构:在JK触发器中，令J=K=T则有可知：T触发器的功能是当T为1时，为计数状态；当T为0时为保持状态。17T触发器18状态图时序图19触发器总结电平触发、沿触发、主从触发、其他同步清零，异步清零特征方程：RS,D,JK，T触发器1）RS触发器：Qn+1=RS+RQn2)D触发器：Qn+1=D3)JK触发器：Qn+1=JQn+KQn4)T触发器：Qn+1=TQn+TQn20电路图时钟方程、驱动方程和输

5、出方程状态方程状态图、状态表或时序图判断电路逻辑功能1235时序电路的分析方法时序电路的分析步骤：计算421逻辑的海洋22