流水线cpu取指和译码电路设计技术规范_v1.0

流水线cpu取指和译码电路设计技术规范_v1.0

ID:5669841

大小:360.50 KB

页数:11页

时间:2017-12-21

流水线cpu取指和译码电路设计技术规范_v1.0_第1页
流水线cpu取指和译码电路设计技术规范_v1.0_第2页
流水线cpu取指和译码电路设计技术规范_v1.0_第3页
流水线cpu取指和译码电路设计技术规范_v1.0_第4页
流水线cpu取指和译码电路设计技术规范_v1.0_第5页
资源描述:

《流水线cpu取指和译码电路设计技术规范_v1.0》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、流水线CPU取指和译码电路设计技术规范版本1.0日期:2012年09月16日版本信息版本日期描述作者1.02012-09-16流水线CPU取指和译码设计V1.0唐凯林封面版本信息必须与本页最后版本保持一致。目录参考文献:41功能概述42应用范围63电路结构框图64工作频率75设计工艺76引脚描述77详细描述流水线寄存器88时序说明88.1写数据时序图88.2读数据时序图99测试描述910绝对最大范围911温度信息912封装9参考文献:郑伟民,汤志忠,汪东升(译),计算机系统结构——量化研究方法(第三版)中文版。

2、李亚民(著),计算机原理与设计——VerilogHDL版。JohnL.Hennessy,DavidA.Patterson(著),ComputerArchitecture:AQuantitativeApproach,ThirdEdition.1功能概述流水线是数字系统中一种提高系统稳定性和工作速度的方法,广泛应用于高档CPU的架构中。根据MIPS处理器的特点,将整体的处理过程分为取指令(IF)、指令译码(ID)、执行(EX)、存储器访问(MEM)和寄存器回写(WB)五级,对应多周期的五个处理阶段。如图3.1所示,

3、一个指令的执行需要5个时钟周期,每个时钟周期的上升沿来临时,此指令所代表的一系列数据和控制信息将转移到下一级处理。图3.1流水线5级示意图1.MIPS指令格式1)R型指令格式op、funct:共同决定指令名称,都为6位;rs:指定第一操作数的寄存器地址,为5位;rt:指定第二操作数的寄存器地址,为5位;rd:指定目标寄存器地址,为5位;sa:位移运算的移动位数,为5位。本设计要实现的R型指令有:①算术逻辑运算指令:ADD、SUB、AND、OR、XOR①移位指令:SLL、SRL、SRA②寄存器跳转指令:JR1)I

4、型指令格式op:决定指令名称,为6位;rs:指定第一操作数的寄存器地址,为5位;rt:储存结果的寄存器地址,为5位;Imm:立即数,为16位。本设计要实现的I型指令有:①存储器访问指令:LW、SW②立即数算术逻辑运算指令:ADDI、ADDIU、ANDI、ORI、XORI③分支指令:BEQ、BNE注:①I型指令中立即数算术逻辑运算指令对立即数(Imm)的处理应分为两类情况考虑:当指令为ADDI时,指令中的16位立即数(Imm)应做符号扩展为32位:sign-extend(Imm)。此符号扩展电路在ID级完成。当指

5、令为ANDI、ORI、XORI时,Imm应做“0”扩展为32位。考虑到资源的限制,在执行ANDI、ORI、XORI指令时,“0”扩展功能放在ALU内部(即EX级)完成。②对于条件分支指令:不执行分支语句时,跳转地址应为下一条地址;执行分支语句时,跳转地址应为下一条地址加上跳转指令数,即为立即数。由于跳转方向有两个:向前与向后,故立即数存在正负性,应该有符号扩展为32位:sign-extend(Imm)。如果能够将立即数的位数扩充,跳转指令的范围将大大增加。由于CPU中指令的起始地址都是4的倍数,因此它们地址的后

6、两位都是0,那么跳过的指令数后两位也应为2’b00,故可将16为立即数左移两位扩充为18位,寻址地址范围也扩大4倍。因此分支地址可表示为{PC+4+sign-extend(Imm)<<2}.③对于取字指令LW操作为:rt<=Mem[rs+sign_extend(Imm)]对于存字指令SW操作为:Mem[rs+sign_extend(Imm)]<=rt由于地址的变化是在内存中进行,故立即数只需进行有符号位扩展,不能位移。2)J型指令格式op:决定指令名称,为6位;address:跳转的地址,为26位。注:指令都是

7、32位,因此我们要把26位跳转地址扩展为32位。由于CPU中指令的起始地址都是4的倍数,因此它们地址的后两位都是0,可以把26位的address扩展为28位:{26-bitsaddress,2’b00};剩下的最高4位则直接从PC中取,即跳转地址扩展为:{PC[31:28],26-bitsaddress,2’b00}。2应用范围该电路使用硬件实现了流水线CPU的简单功能,适合一些简单的需要通过CPU来进行操作的工程中。3电路结构框图此技术规范主要针对的是IF级和ID级。4工作频率工作频率:150MHz。5设计工

8、艺目标工艺为48(32)nm标准单元工艺。6引脚描述引脚名称方向说明clkInput系统时钟reset系统复位信号,高电平有效ZR分支指令的条件判断结果JR寄存器跳转指令JrAddr[31:0]JR指令跳转地址BranchAddr[31:0]条件分支地址NextPC_if[31:0]下一个PC值Instruction_id[31:0]Input指令机器码NextPC_id[31:0]指

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。