基于orbis32指令集的五级流水线cpu设计

《基于orbis32指令集的五级流水线cpu设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、分类号：TP332单位代码：10183研究生学号：2013514025密级：公开吉林大学硕士学位论文（专业学位）基于ORBIS32指令集的五级流水线CPU设计Thedesignoffive-stagepipelineCPUbasedonORBIS32instructionset作者姓名：沈兴浩类别：工程硕士领域（方向）：集成电路工程指导教师：马艳副教授合作教师：常玉春教授培养单位：电子科学与工程学院2016年6月基于ORBIS32指令集的五级流水线CPU设计Thedesignoffive-stagepipelineCPUbasedonORBIS32instructionset作者姓名：沈兴

2、浩领域（方向）：集成电路工程指导教师：马艳副教授合作教师：常玉春教授类别：工程硕士答辩日期：2016年5月30日未经本论文作者的书面授权，依法收存和保管本论文书面版本、电子版本的任何单位和个人，均不得对本论文的全部或部分内容进行任何彩式的复制、修改、发行、出租、改编等有碍作者著作权的商业性使用（但纯学术性使用不在此限）。否则，应承担侵权的法律责任。本人郑重声明：所呈交学位论文，是本人在指导教师的指导下。除文中己经注明引用的内，独立进行研究工作所取得的成果容外，本论文不包含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研巧做出重要贡献的个人和集体，均己

3、在文中。Ｗ明确方式标明。本人完全意识到本声明的法律结果由本人承担学位论文作者签名：日期：２０１６年６月３日摘要摘要近年来国内对CPU的研究日益增多，也有着许多开源CPU架构以及开源CPU产品。基于开源的CPU架构设计一款自主可控的CPU是本文的主要思路。这样做的好处是：一是指令集和工具链被大多人使用，二是可以根据自身需求自主地定制CPU。本次的设计从CPU指令集开始，我们研究了ORBIS32指令集规律。根据规律我们设计了CPU的译码模块，通过译码模块译码出控制信号和操作数地址。同时在译码模块中对分支跳转、ALU计算、LSU访问做了很多的前置优化。我们还重新设计了ALU模块，

4、将ALU的功能模块划分成多个子模块便于ASIC的替换。在设计寄存器回写信号的时候，我们同时也设计了回写信号TAG，用来控制流水线暂停的处理。在LSU操作即访存操作模块，我们设计了访存流水线，使CPU在访存阶段不需要暂停。针对于CPU设计过程中的几个关键问题，我们做了具体的分析。根据实验的结果，我们很好的解决了数据相关、Load-used数据相关和分支跳转的问题。我们通过设计巧妙的汇编程序来测试这些问题。通过设计回写数据TAG，用来对乘法计算、访存阶段以及其他不能在执行阶段得到结果的运算作流水线暂停判断。最后，我们利用软件测试的方法对CPU进行了可测试性设计。我们设计了自检测的汇编程序集用来

5、做测试激励以及参考模型。我们设计了检测器用来检测最终的结果。通过实验的检测，我们已经完成了CPU设计的测试部分，验证了CPU的功能。关键词：OpenRISC、RISC、五级流水线、数据相关、CPUIAbstractAbstractRecently,theamountoftheresearchesonCPUisincreasingindomestic.Also,therearemanyopensourceCPUarchitectureandCPUproductsinresearchfield.Themainideaofthispaperistodesignaself-controlCPUwh

6、ichisbasedontheopensourceCPUarchitecture.Theadvantagesofdoingthisare,firstly,theinstructionsetandthetoolchainareusedbymostpeople,secondly,accordingtoourownneedstodesignofself-controlCPU.ThedesignbeginswiththeCPUinstructionset.TheruleofORBIS32instructionsetisstudied.Accordingtotherules,thedecodemod

7、uleoftheCPUisdesigned,andthecontrolsignalandoperandaddressisdecoded.Atthesametime,alotofleadoptimizationhasbeendoneforbranchjump,ALUcalculation,LSUaccessinthedecodemodule.TheALUmodulehasalsobeenredesigned.TheALUf