基于fpga流水线cpu的设计与实现

《基于fpga流水线cpu的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、分类号密级UDC编号桂林电子科技大学硕士学位论文题目:基于FPGA流水线CPU的设计与实现(英文)DesignandImplementationofPipelineRISCCPUBasedonFPGA研究生姓名：赖兆磬指导教师姓名、职务：潘明副教授申请学科门类：工学学科、专业：计算机应用技术提交论文日期：2007年12月论文答辩时间：2008年03月2008年03月18日万方数据独创性（或创新性）声明本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经

2、发表或撰写过的研究成果；也不包含为获得桂林电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切相关责任。本人签名：日期：关于论文使用授权的说明本人完全了解桂林电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属桂林电子科技大学。本人保证毕业离校后，发表论文或使用论文工作成果时署名单位仍然为桂林电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内

3、容，可以允许采用影印、缩印或其它复制手段保存论文。（保密的论文在解密后遵守此规定）本学位论文属于保密在年解密后适用本授权书。本人签名：日期：导师签名：日期：万方数据摘要摘要随着微电子技术的迅速发展，集成电路的集成度越来越高，同时推动了嵌入式系统由传统的板上系统时代进入片上系统(SystemonaChip,SoC)时代。而CPU是SoC的核心，研究如何设计与实现有效的CPU成为SoC的关键问题。本文基于现代EDA技术，在FPGA上设计并实现一种具有MIPS风格的16位五级流水线RISCCPU。在CPU设计和实现的过程中，所取得的主要研究成果有：(1)

4、选定MIPS体系结构为CPU的构架，以MIPS指令集为参考，设计指令集；通过抽象指令集中每条指令的共性，并结合流水线技术，设计五级(取指、译码、执行、访存、写回)流水线数据通路；采用VHDL实现数据通路上的功能模块。(2)根据数据通路所需要的控制信号，设计能使数据通路有效工作的控制通路；针对控制相关，设计控制检测模块；针对软件异常和中断，设计中断控制器；采用VHDL实现控制通路、控制相关检测模块和中断控制器。(3)针对所设计CPU的特性，基于FIFO(先进先出)和LRU(最近最少使用)两种算法设计两种指令Cache，并采用VHDL实现两种指令Cac

5、he，最后分别对两种Cache算法进行仿真和分析。(4)将CPU的各个模块整合成CPU整机，针对不同的CPU功能，以所设计指令集编写测试程序进行仿真验证；将电路文件下载到硬件平台上进行验证，可以发现仿真验证和硬件平台验证是一致的。验证结果表明了所设计CPU的有效性。关键词：FPGA,RISC,MIPS,流水线,VHDL{I{万方数据桂林电子科技大学学位论文AbstractAlongwiththequickdevelopmentofmicro-electronicstechnical,theintegrationdegreeofintegratedc

6、ircuitismoreandmorehigh.Thistrendpushestheembeddedsystemfromtheagesoftraditionalsystemonaboardintotheagesofsystemonachip.HowevertheCPUisthecoreofSoC,itisthekeyresearchproblemthathowtoDesignandimplementvalidCPU.BasedonmodernEDAtechnique,AMIPSstyle¯vestagespipelineRISCCPUwasdesi

7、gnedandimplementedonFPGA.DuringthedesignandimplementofCPU,thereismainresearchasfollows:(1)MIPSarchitecturewasselectedastheframeofCPU.AccordingtoMIPSin-structionset,theinstructionsetofCPUwasdesigned.Byabstractingthecommonnessofeachinstructionintheinstructionset,the¯vestages(IF,

8、ID,EXE,MEM,WB)pipelinedatapathwasdesignedwithpipelinetechniqu