mips流水线cpu的verilog实现

《mips流水线cpu的verilog实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、一、实验目的1.了解提高CPU性能的方法。2.掌握流水线MIPS微处理器的工作原理。3.理解数据冒险、控制冒险的概念以及流水线冲突的解决方法。4.掌握流水线MIPS微处理器的测试方法。二、实验任务设计一个32位流水线MIPS微处理器，具体要求如下：1.至少运行下列MIPS32指令。（1）算术运算指令：ADD、ADDU、SUB、SUBU、ADDI、ADDIU。（2）逻辑运算指令：AND、OR、NOR、XOR、ANDI、ORI、XORI、SLT、SLTU、SLTI、SLTIU。（3）移位指令：SLL、SLLV、SRL、SRLV、SRA。（4）条件分支指

2、令：BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。（5）无条件跳转指令：J、JR。（6）数据传送指令：LW、SW。（7）空指令：NOP。2.采用5级流水线技术，对数据冒险实现转发或阻塞功能。3.在XUPVirtex-ⅡPro开发系统中实现MIPS微处理器，要求CPU的运行速度大于25MHz。三、实验原理1.总体设计流水线是数字系统中一种提高系统稳定性和工作速度的方法，广泛应用于高档CPU的架构中。根据MIPS处理器的特点，将整体的处理过程分为取指令（IF）、指令译码（ID）、执行（EX）、存储器访问（MEM）和寄存器会写（WB）五级，对应

3、多周期的五个处理阶段。如图3.1所示，一个指令的执行需要5个时钟周期，每个时钟周期的上升沿来临时，此指令所代表的一系列数据和控制信息将转移到下一级处理。图3.1流水线流水作业示意图由于在流水线中，数据和控制信息将在时钟周期的上升沿转移到下一级，所以规定流水线转移变量命名遵守如下格式：名称_流水线级名称39例如：在ID级指令译码电路（Decode）产生的寄存器写允许信号RegWrite在ID级、EX级、MEM级和WB级上的命名分别为RegWrite_id、RegWrite_ex、RegWrite_mem和RegWrite_wb。在顶层文件中，类似的变

4、量名称有近百个，这样的命名方式起到了很好的识别作用。1）流水线中的控制信号（1）IF级：取指令级。从ROM中读取指令，并在下一个时钟沿到来时把指令送到ID级的指令缓冲器中。该级控制信号决定下一个指令指针的PCSource信号、阻塞流水线的PC_IFwrite信号、清空流水线的IF_flush信号。（2）ID级：指令译码器。对IF级来的指令进行译码，并产生相应的控制信号。整个CPU的控制信号基本都是在这级上产生。该级自身不需任何控制信号。流水线冒险检测也在该级进行，冒险检测电路需要上一条指令的MemRead，即在检测到冒险条件成立时，冒险检测电路产生

5、stall信号清空ID/EX寄存器，插入一个流水线气泡。（3）EX级：执行级。该级进行算术或逻辑操作。此外LW、SW指令所用的RAM访问地址也是在本级上实现。控制信号有ALUCode、ALUSrcA、ALUScrB和RegDst，根据这些信号确定ALU操作、选择两个ALU操作数A、B，并确定目标寄存器。另外，数据转发也在该级完成。数据转发控制电路产生ForwardA和ForwardB两组控制信号。（4）MEM级：存储器访问级。只有在执行LW、SW指令时才对存储器进行读写，对其他指令只起到一个周期的作用。该级只需存储器写操作允许信号MemWrite。

6、（5）WB级：写回级。该级把指令执行的结果回写到寄存器文件中。该级设置信号MemtoReg和寄存器写操作允许信号RegWrite，其中MemtoReg决定写入寄存器的数据来自于MEM级上的缓冲值或来自于MEM级上的存储器。2）流水线冒险在流水线CPU中，多条指令通知执行，由于各种各样的原因，在下一个时钟周期中下一条指令不能执行，这种情况称为冒险。冒险分为三类：①结构冒险：硬件不支持多条指令在同一个时钟周期内执行。MIPS指令集专为流水线设计，因此在MIPSCPU中不存在此类冒险。②数据冒险：在一个操作必须等待另一操作完成后才能进行时，流水线必须停顿

7、，这种情况称为数据冒险。数据冒险分为两类：ⅰ数据相关：流水线内部其中任何一条指令要用到任何其他指令的计算结果时，将导致数据冒险。通常可以用数据转发（数据定向）来解决此类冒险。ⅱ数据冒险：此类冒险发生在当定向的目标阶段在时序上早于定向的源阶段时，数据转发无效。通常是引入流水线阻塞，即气泡（bubble）来解决。。③控制冒险：CPU需要根据分支指令的结果做出决策，而此时其他指令可能还在执行中，这时会出现控制冒险，也称为分支冒险。解决此类冒险的常用方法是延迟分支。2.1）数据相关与转发下面通过具体例子来阐述数据相关。见图3.239图3.2数据相关性问题实

8、例图可见，后4条指令都依赖于第一条指令得到寄存器$2的结果，但sub指令要在第五周期才写回寄存器$2，但在第三、四、五个时