mips流水线实验指导

《mips流水线实验指导》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、上海交通大学-•SJTUSchoolofMicroelectronicsMIPS流水线实验指导书目录1.Overview31.1实验名称31.2实验目的31.3实验范围31.4实验预计时间31.5实验报告与验收办法32.单周期MIPS流水线42.1模块描述42.1.1总体结构42.1.2主控制单元模块CTR52.1.3ALU控制单元模块AluCtr82.1.4ALU102.1.5寄存器regFile122.1.6内存单元模块MEMORY142.1.7带符号扩展152.2顶层模块top162.2.1模块描述162.3流水线仿真183.多周期MIPS

2、流水线223」实验描述223.1.1模块描述223.1.2新建模块源文件top243」.3编写功能243.1.4仿真测试254.附录Modelsim使用说明271・Overview1.1实验名称类MIPS单周期/多周期处理器实现1.2实验目的1.用Verilog实现单周期的类mips处理器2・在单周期mips处理器基础上完成多周期的类mips处理器，多周期处理器有以下功能：1）实现多周期、单发射流水线2）实现forwarding和相关性停顿3）实现指令包括lw,sw,add,sub,or,and,beq（optional）,j（optional）

3、4）可以从modelsim中看到仿真波形1.3实验范围木次实验将覆盖以下范围1・Modelsim的使用2・使用VerilogHDL进行逻辑设计（木实验默认会使Wverilog）1.4实验预计时间1周1-5实验报告与验收办法提交实验报告；报告内容做成PPT进行答辩。2•单周期MIPS流水线2.1模块描述2.1.1总体结构Instruction[25-0]fshiftJumpaddress[31-0]PC+4[31-28]left2Instruction(31-26]ControlReadaddressRegDstJumpBranchMemRead

4、MemtoRegALUOpMomWriteALUSrcRogWriteet2Instruction[25-21]Instruction(31-0]InstructionmemoryInstructsn(20-16]MuInstructlonReadregister1ReadReadregister2data1WriteregisterReaddata2WritedataRegistersInstruction[15-0]16Instruction[5-0]MSignextendALUcontrolZeroALUresultAddess鷲DataM

5、ux简单的MIPS处理器由以下模块构成1.主控制单元模块CTR(control)2.ALU控制单元模块AluCtr(ALUcontrol)3.ALU4.寄存器regFile5.内存单元模块MEMORY6•带符号扩展(Signextend)下面将介绍各个模块的实现，关于Modelsim的使用请参考附录。2.1.2主控制单元模块CTR2.1.2.1模块描述主控制单元输入为指令的opcode字段，即操作码。操作码经过主控制单元的译码,给ALUCtr,DataMemory,Registers,Muxs等-部件输出止确的控制信号。opcodersrtrds

6、hamtfunct312625212016151110650opcodersrtimmediate312625212016150opcodeaddress3126250Mips基本指令格式主控制模块2.1.2.2新建源文件2122232425262728293031323334jump);moduleCtr(opCodefregDstFaluSrcfmemToReg^regWritememReadfmemWriteFbranchyaluOpFinput[5:0]opcode;outputregDst;outputaluSrc;outputmemT

7、oReg;outputregWrite;outputmemRead;outputmemWri匸e;outputbranch;output[1:0]aluOp;endmoduleoutputjump;2.1.23编写译码功能InputoroutputSignalnameReformatlw$wbeqInputs0p501100p400000p300100p20001Opl0110OpO0110OutputsRegDst10XXALUSrc0110MemtoReg01XXRegWrite1100MemRead0100MemWrite0010Branc

8、h0001ALUOpl1000ALUOpO0001主控制模块真值表注：j指令，Jump信号输出1,其余输出0指令opCodeR型：add