基于fpga的cpu设计

《基于fpga的cpu设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、编号毕业设计论文课题名称基于FPGA的CPU设计期别05级二零零九年六月27摘要：从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想，利用Xilinx公司的SpartanII系列FPGA，设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集，而且针对FPGA内部的结构特点对设计进行了地址和数据的优化。关键字：VerilogHDLRISC_CPUFPGA27目录2RISC_CPU的结构………………………………………………………52.1引言………………………

2、………………………………………52.2RISC_CPU结构……………………………………………………52.2.1时钟发生器…………………………………………………………52.2.2指令寄存器…………………………………………………………62.2.3累加器………………………………………………………………72.2.4算术运算器…………………………………………………………72.2.5数据控制器…………………………………………………………82.2.6地址多路器…………………………………………………………82.2.7程序计数器…………………………………

3、………………………92.2.8状态控制器…………………………………………………………92.2.9外围模块……………………………………………………………103RISC_CPU操作和时序………………………………………………123.1系统的复位和启动操作………………………………………123.2总线读操作……………………………………………………123.3总线写操作……………………………………………………124RISC_CPU寻址方式和指令系统……………………………………135微处理器指令………………………………………………………146汇编………

4、…………………………………………………………157RISC_CPU模块的调试………………………………………………167.1RISC_CPU模块的前仿真………………………………………167.2RISC_CPU模块的综合…………………………………………177.3RISC_CPU模块的优化和布局布线……………………………238总结…………………………………………………………………2527致谢………………………………………………………………26参考资料………………………………………………………………27271引言随着数字通信和工业控制领域的高速

5、发展，要求专用集成电路ASIC(ApplicationSpecificIC)的功能越来越强，功耗越来越低，生产周期越来越短，这些都对芯片设计提出了巨大的挑战，传统的芯片设计方法已经不能适应复杂的应用需求了。简单来说，SoC是一种将多个独立的VLSI(超大规模集成电路)设计拼合在一起，来成某一应用所需的全部功能的集成电路。SoC（SystemonaChip）以其高集成度，低功耗等优点越来越受欢迎。开发人员不必从单个逻辑门开始去设计ASIC，而是应用己有IC芯片的功能模块，称为核（core），或知识产权（IP）宏单元进行快速设计，效率大为提

6、高。CPU的IP核是SoC技术的核心，开发出具有自主知识产权的CPUIP核对我国在电子技术方面跟上世界先进的步伐，提高信息产业在世界上的核心竟争力有重大意义。通常一个完整的SOC集成了中央处理器核（CPUCore）、数字信号处理器核（DSPCore）、存储器核(MemoryCore)、射频处理器核（RFProcessor）、数模转换器(DAC)和模数转换器（ADC）等部分。在这其中，中央处理器核即CPU是最重要的组成部分，由它来完成简单的数据处理，内存的调度，中断处理等操作。272RISC_CPU的结构2.1引言RISC_CPU是一个复

7、杂的数字逻辑电路，但是它的基本部件的逻辑并不复杂。从第四章我们知道可把它分成八个基本部件：1)时钟发生器2)指令寄存器3)累加器4)RISC_CPU算术逻辑运算单元5)数据控制器6)状态控制器7)程序计数器8)地址多路器其中时钟发生器利用外来时钟信号进行分频生成一系列时钟信号，送往其他部件用作时钟信号。各部件之间的相互操作关系则由状态控制器来控制。各部件的具体结构和逻辑关系在下面的小节里逐一进行介绍。2.2RISC_CPU结构2.2.1时钟发生器时钟发生器clkgen利用外来时钟信号clk来生成一系列时钟信号clk1、fetch、alu

8、_clk送往CPU的其他部件。其中fetch是外来时钟clk的八分频信号。利用fetch的上升沿来触发CPU控制器开始执行一条指令，同时fetch信号还将控制地址多路器输出指令地址和数据地址。clk1信号用