数字秒表课程设计汇本报告.doc

《数字秒表课程设计汇本报告.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、《电子技术》课程设计题目：数字秒表设计专业：电气工程系班级：本电气自动化126姓名：黎梓浩学号：11指导老师：钟立华小组成员：曾志辉麦照文黎梓浩成绩：目录摘要，关键词，引言3一．设计目的3二．设计总体框图4三．设计原理及说明4四．单元电路设计5五．器件选择9六．设计电路图9七．安装与调试9八．设计心得与体会10九．参考文献11十．附录（实物图、原理图）12摘要：本文的数字秒表设计是利用数字电路，实现时、分、秒计时功能的装置。具有较长的使用寿命，因此得到了广泛的应用。关键词：计时精确计数器显示器74LS160引言：在科技高度发展的今天，集成电路和

2、计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活中已逐渐崭露头角，大多数电子产品多是有计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当一个重要角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验，他们对时间精确度达到了几纳秒级别。一．设计目的1.了解数字秒表的主体电路的组成及工作原理；2.熟悉集成电路及有关电子原件的使用；3.

3、学习和掌握数字电路中的时钟发生器及计数、译码显示等单元电路的综合应用；4.掌握电子电路一般设计方法和设计流程；5.掌握protel等绘图软件的使用。二．设计总体框图控制电路信号源显示电路译码电路计数电路三．设计原理及说明数字秒表具有操作方便、使用简单、计数精准等使用优点，在日常生活中的到了广泛认可和使用。数字秒表的设计属于中规模集成芯片设计。本设计中CP脉冲采用555多谐振荡方波脉冲，频率为100Hz。如果需要更精确的计数条件，可以选择石英晶振输入。主计时电路采用3片74LS160构成的同步清零计数器，毫秒计数级为100进制，即毫秒计数100次

4、向上进1，依此类推，秒计数为60进制。输出为3片7448芯片匹配3枚共阴极数码管。其中最小计时精度为0.01S（即10mS），能满足一般的计时场合使用。最大计时时长为59秒9，超过1分钟重新从0开始计数。暂停功能采用阻断CP脉冲输入设置，具有较高的优先级。清零功能用与非门并联计数器同步清零（清零时控制脉冲为高，计数器部清零脉冲为无效的高状态，计数器被强制清零），由双向开关控制，在任意时间可以使用（不管暂停与否）。四．单元电路设计1.555定时器555定时器是一种多用途的数字-模拟混合集成电路，用它能方便的构成施密特触发器、单稳态触器和多谐振荡器

5、。它的电源电压围宽，可在4.5V~16V工作，输出驱动电流大约为200mA，因而它的输出可与TTL、CMOS或者模拟电路电平兼容。它部包括两个电压比较器，三个等值串联电阻，一个RS触发器，一个放电管T及功率输出级。它提供两个基准电压VCC/3和2VCC/3。由于使用灵活方便，所以它在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域得到广泛的应用。实验所需信号时频率为100Hz的信号，周期为0.01s的信号源。555时钟电路可以构成多谐振荡器，真值表如下：RSTTHRTRIOUTTD0XX0导通1>2/3VCC>1/3VCC0导通1<2

6、/3VCC>1/3VCC不变不变1<2/3VCC<1/3VCC1截止1>2/3VCC<1/3VCC1截止注明：6脚为THR，触发器输入端，低电平有效。2脚为TRI，阀值输入端，高电平有效。4脚为RST，总复位端，低电平有效。7脚为DIS，放电端。5脚为CON，控制端。1脚接地，8脚接电源。3脚为输出端。TD为部三极管。2.十进制BCD码计数器74LS160计数器是数字系统中使用最多的时序电路。它是由触发器和控制门组成。它不仅可以用来计数，还可以用于数字系统的定时、分频执行数字运算等。计数器的种类繁多，分类方法也有多种。按计数器中的触发器翻转次序

7、可分为异步和同步计数器；按计数器的编码方法分为二进制、十进制和其它进制计数器；按计数过程中的数字增减分为加法与减法计数器。本次课设所用的74LS160就是同步置数、异步清零的。因为74LS160兼有异步清零和同步置数功能，所以置零法和置数发均可采用。74LS160的管脚图及功能表如下：0X10111111XXXXX0XXX0X11XXXXDCBAXXXXXXXXXXXX0000DCBA保持保持计数74LS160为异步清零计数器，即RD端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。74LS160具有同步预置功能，在端无效时，端

8、输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA,即所谓“同步”预置功能（第二行）。RD和LD都无效，ET或EP任意一个为低电平