实验一 存储器实验.doc

实验一 存储器实验.doc

ID:56071120

大小:233.50 KB

页数:11页

时间:2020-06-19

实验一 存储器实验.doc_第1页
实验一 存储器实验.doc_第2页
实验一 存储器实验.doc_第3页
实验一 存储器实验.doc_第4页
实验一 存储器实验.doc_第5页
资源描述:

《实验一 存储器实验.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、实验一存储器实验1.FPGA中LPM_ROM定制与读出实验一.实验目的1、掌握FPGA中lpm_ROM的设置,作为只读存储器ROM的工作特性和配置方法。2、用文本编辑器编辑mif文件配置ROM,学习将程序代码以mif格式文件加载于lpm_ROM中;3、在初始化存储器编辑窗口编辑mif文件配置ROM;4、验证FPGA中mega_lpm_ROM的功能。二.实验原理ALTERA的FPGA中有许多可调用的LPM(LibraryParameterizedModules)参数化的模块库,可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。CP

2、U中的重要部件,如RAM、ROM可直接调用他们构成,因此在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器,lpm_ROM是其中的一种。lpm_ROM有5组信号:地址信号address[]、数据信号q[]、时钟信号inclock、outclock、允许信号memenable,其参数都是可以设定的。由于ROM是只读存储器,所以它的数据口是单向的输出端口,ROM中的数据是在对FPGA现场配置时,通过配置文件一起写入存储单元的。图3-1-1中的lpm_ROM有3组信号:inclk——输入时钟脉冲;q[23..0]——lpm_ROM的24位数据输出端;a[5..0]——lpm

3、_ROM的6位读出地址。实验中主要应掌握以下三方面的容:⑴lpm_ROM的参数设置;⑵lpm_ROM中数据的写入,即LPM_FILE初始化文件的编写;⑶lpm_ROM的实际应用,在GW48_CP+实验台上的调试方法。三.实验步骤(1)用图形编辑,进入mega_lpm元件库,调用lpm_rom元件,设置地址总线宽度address[]和数据总线宽度q[],分别为6位和24位,并添加输入输出引脚,如图3-1-1设置和连接。(2)设置图3-1-1为工程。(3)在设置lpm_rom数据参数选择项lpm_file的对应窗口中(图3-1-2),用键盘输入lpm_ROM配置文件的路径(rom

4、_a.mif),然后设置在系统ROM/RAM读写允许,以便能对FPGA中的ROM在系统读写。(4)用初始化存储器编辑窗口编辑lpm_ROM配置文件(文件名.mif)。这里预先给出后面将要用到的微程序文件:rom_a.mif。rom_a.mif中的数据是微指令码(图3-1-3)。(5)全程编译。(6)下载SOF文件至FPGA,改变lpm_ROM的地址a[5..0],外加读脉冲,通过实验台上的数码管比较读出的数据是否与初始化数据(rom_a.mif中的数据)一致。注:下载sof示例文件至实验台上的FPGA,选择实验电路模式仍为NO.0,24位数据输出由数码8至数码3显示,6位地址

5、由键2、键1输入,键1负责低4位,地址锁存时钟CLK由键8控制,每一次上升沿,将地址锁入,数码管8/7/6/5/4/3将显示ROM中输出的数据。发光管8至1显示输入的6位地址值。图3-1-1lpm_ROM的结构图图3-1-2设置在系统ROM/RAM读写允许图3-1-3rom_a.mif中的数据(7)打开QuartusII的在系统存储模块读写工具,了解FPGA中ROM中的数据,并对其进行在系统写操作(图3-1-4)。图3-1-4在系统存储模块读写四.实验要求(1)实验前认真复习LPM-ROM存储器部分的有关容。(2)记录实验数据,写出实验报告,给出仿真波形图。(3)通过本实验,

6、对FPGA中EAB构成的LPM-ROM存储器有何认识,有什么收获?五.思考题(1)如何在图形编辑窗口中设计LPM-ROM存储器?怎样设计地址宽度和数据线的宽度?怎样导入LPM-ROM的设计参数文件和存储LPM-ROM的设计参数文件?(2)怎样对LPM-ROM的设计参数文件进行软件仿真测试?(3)怎样在GW48实验台上对LPM-ROM进行测试?(4)学习LPM-ROM用VHDL语言的文本设计方法(顶层文件用VHDL表达)。(5)了解LPM-ROM存储器占用FPGA中EAB资源的情况。2.FPGA中LPM_RAM读写实验一.实验目的1、了解FPGA中RAMlpm_ram_dq的功

7、能,2、掌握lpm_ram_dq的参数设置和使用方法,3、掌握lpm_ram_dq作为随机存储器RAM的工作特性和读写方法。二.实验原理在FPGA中利用嵌入式阵列块EAB可以构成存储器,lpm_ram_dq的结构如图3-2-1。数据从ram_dp0的左边D[7..0]输入,从右边Q[7..0]输出,R/W——为读/写控制信号端。数据的写入:当输入数据和地址准备好以后,在inclock是地址锁存时钟,当信号上升沿到来时,地址被锁存,数据写入存储单元。数据的读出:从A[7..0]输入存储单元地址,在CLK信

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。