基于FPGA的DDR SDRAM过程控制器在高速数据采集系统中的应用.pdf

《基于FPGA的DDR SDRAM过程控制器在高速数据采集系统中的应用.pdf》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、论文原创性声明本人郑重声明：此处所提交的论文《基于FPGA的DDRSDRAM控制器在高速数据采集中的应用》，是本人在导师指导下，在哈尔滨工业大学攻读硕士学位期间进行研究工作所取得的成果。据本人所知，论文中除已注明部分外不包含他人已发表或撰写过的研究成果。对本文的研究工作做出重要贡献的个人和集体，均已在文中以明确方式注明。本声明的法律结果将完全由本人承担。作者签字门亮日期：2007年4月7日基于FPGA的DDRSDRAM控制器在高速数据采集系统中的应用作品提交人：门亮指导教师：王立欣(哈尔滨工业大学电气工程及自动化学院，哈尔滨150001)摘要：实现数据的高速大

2、容量存储是数据采集系统中的一项关键技术。本设计采用Altera公司Cyclone系列的FPGA完成了对DDRSDRAM的控制，以状态机来描述对DDRSDRAM的各种时序操作，设计了DDRSDRAM的数据与命令接口。用控制核来简化对DDRSDRAM的操作，并采用自顶至下模块化的设计方法，将控制核嵌入到整个数据采集系统的控制模块中，完成了数据的高速采集、存储及上传。使用开发软件QuartusII中内嵌的逻辑分析仪SignalTapII对控制器的工作流程进行了验证和调试。最终采集到的数据波形表明，完成了对DDRSDRAM的突发读写操作，达到了预期设计的目标。关键字：

3、FPGA；DDRSDRAM；数据采集TheapplicationofDDRSDRAMbasedonFPGAinhigh-speeddataacquisitionsystemAbstract:InDataAcquisitionsystemitisakeytechnologytostoredataathighspeedandwithlargecapacity.ThisdesignmanagestocontrolDDRSDRAMwithFPGAwhichbelongstoCyclone’sseriesofAlteraCompany.Statemachineisuse

4、dtodrawthetimediagramofDDRSDRAMandtodesignitsdataandcommandinterface.Theprocessesofthehigh-speeddataacquisition,storageanduploadingisaccomplishedbythesimplificationofDDRSDRAMbythecontrollerwhichisembeddedintothewholecontrollingmoduleofDataAcquisitionsystemwiththetop-to-bottomdesignm

5、ethod.ThelogicanalyzerSignalTapIIembeddedinthedevelopingsoftwareQuartusIIisusedtotestandregulatethecontroller’sworkingflow.Thetestedresultsindicatethattheburstingwritingandreadingoperationispreformedsuccessfullybythecontrollerandtheexpectedgoalisreached.Keyword：FPGA;DDRSDRAM;DataAcq

6、uisition0引言DDRSDRAM是DoubleDataRateSDRAM的缩写，即双倍速率同步动态随机存储器。DDR内存是在SDRAM内存基础上发展而来的，能够在时钟的上升沿和下降沿各传输一次数据，可以在与SDRAM相同的总线时钟频率下达到更高的数据传输率。本设计中采用Altera公司Cyclone系列型号为EP1C6Q240C8的FPGA实现控制器，以Hynix公司生产的型号为HY5DU121622B（L）TP的DDRSDRAM为存储器，完成了对数据的高速大容量存储。1DDRSDRAM的控制原理及存储功能的实现DDRSDRAM支持的常用命令有7种：空操

7、作（NOP）、激活操作（Active）、突发读（BurstRead）、突发写（BurstWrite）、自动刷新（Autorefresh）、预充电（Precharge）、模式寄存器配置（ModeRegisterSet）。所有的操作命令都是通过信号线RAS_N、CAS_N、WE_N共同控制来实现的。在对DDRSDRAM进行存取数据操作之前，首先要对其初始化，即设置DDRSDRAM的普通模式寄存器和扩展模式寄存器，确定DDRSDRAM的工作方式，这些设置包括突发长度、突发类型、CAS潜伏期和工作模式以及扩展模式寄存器中的对DDRSDRAM内部延迟锁定回路（DLL）的

8、使能与输出驱动能力的设置。初始化完成之