基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计

基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计

ID:37362589

大小:508.05 KB

页数:5页

时间:2019-05-22

基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计_第1页
基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计_第2页
基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计_第3页
基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计_第4页
基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计_第5页
资源描述:

《基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、2010年2月舰船电子对抗Feb.2010第33卷第1期SHIPBOARDELECTRONICCOUNTERMEASUREVol.33No.1基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计徐家刚,张永伟,徐瑞荣(船舶重工集团公司723所,扬州225001)摘要:介绍了一种基于现场可编程门阵列(FPGA)和第二代双倍数据率同步动态随机存取记忆体(DDR2)的高速模数转换(ADC)采样数据缓冲器设计方法,论述了在XilinxV5FPGA中如何实现高速同步时钟设计和高速数据同步接收设计。关键词:现场可编程门阵列;模数转换器;数据缓冲器中图分类号:TP302;TN402文献标识码:

2、B文章编号:CN3221413(2010)0120104205DesignofSamplingDataBufferofHigh2speedADCBasedonFPGAandDDR2SDRAMXUJia2gang,ZHANGYong2wei,XURui2rong(The723InstituteofCSIC,Yangzhou225001,China)Abstract:Thispaperintroducesakindofdesignmethodforhigh2speedanalog2to2digitalconversion(ADC)samplingdatabufferbasedonfield2p

3、rogrammablegatearray(FPGA)anddoubledataratetwosynchronousdynamicrandomaccessmemory(DDR2),discusseshowtorealizethedesignofhigh2speedsynchronousclockandhigh2speeddatasynchronousreceivinginXilinxV5FPGA.Keywords:field2programmablegatearray;analog2to2digitalconverter;databuffer系列FPGAXC5VLX50T,这种方式可极大地抑

4、制0引言共模噪声,从而得到比晶体管2晶体管逻辑(TTL)/高速数据采集系统目前已在雷达、声纳、图像处互补型金属氧化物半导体(CMOS)电平传输更好的理、语音识别、通信、瞬态信号测试等领域得到广泛抗干扰效果和更低的辐射噪声。FPGA接收数据应用。它的关键技术是高速ADC技术、高速数据后,将数据存入自带的64位DDR2SDRAM(分2缓冲存储技术与传输技术。当大量的高速实时数据个BANK,每个BANK由2片MT47H64M16拼接经过模数转换后,必须高速存储,然后再读回计算而成)。DDR2的信号线分为时钟信号线CK/CK、机进行处理。把高速海量的数据缓存下来进行数字数据信号线DQ/DQS/DM

5、、地址信号线Address/处理是设计的关键点和难点。本文针对这些特点,BA1/BA0、命令信号线RAS/CAS/WE、控制信号提出了基于FPGA与DDR2SDRAM高速采样数线CS/CKE/ODT。数据缓冲器方案如图1所示。据缓冲器的设计方案,实现了高速数据缓存设计,并1.1DDR2_SDRAM介绍用于实际工程中,取得了较好的效果。DDR2和DDR一样,采用了在时钟的上升沿和1高速ADC采样数据缓冲器设计下降沿同时进行数据传输的基本方式,但是最大的方案区别在于,DDR2内存可进行4bit预读取,2倍于标高速AD数据以LVDS电平传输至Virtex25准DDR内存的2bit预读取,这就意味

6、着DDR2拥收稿日期:20090621第1期徐家刚等:基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计105512MB。DDR2SDRAM控制器在200MHz的时钟频率下实现,最高可以达到200×2×64=25.6Gb/s的传输速度。1.2Virtex25FPGA介绍本设计中使用的是Virtex25LXT系列FPGA,Virtex25LXT平台提供了业界第一个内建PCIEx2图1数据缓冲器原理功能框图press端点模块和三重模式以太网媒体访问控制器(MAC)模块的FPGA,为设计人员提供了无需定制有2倍于DDR的预读系统命令数据的能力。举例的解决方案,可帮助他们节约时间、降低

7、功耗并节省来说,DDRSDRAM可以采用200MHz的核心频宝贵的FPGA构造资源。基于65nmVirtex25平率(内部存储单元阵列时钟)来取得400MHz的实台和领先的ExpressFabric新技术、成熟的ASMBL际传输速率,而DDR2SDRAM采用100MHz的架构以及低功耗三栅极氧化层技术,与前一代核心频率就可以实现400MHz的实际传输速率了。90nmFPGA相比,Virtex25LXT平台的整体性能但DD

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。