欢迎来到天天文库
浏览记录
ID:55968137
大小:123.00 KB
页数:19页
时间:2020-06-18
《VHDL实验报告材料.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、专用集成电路实验报告13050Z011305024237德文实验一 开发平台软件安装与认知实验实验容1、本实验以三线八线译码器(LS74138)为例,在XilinxISE9.2软件平台上完成设计电路的VHDL文本输入、语法检查、编译、仿真、管脚分配和编程下载等操作。下载芯片选择Xilinx公司的CoolRunnerII系列XC2C256-7PQ208作为目标仿真芯片。2、用1中所设计的的三线八线译码器(LS74138)生成一个LS74138元件,在XilinxISE9.2软件原理图设计平台上完成LS74138元件的
2、调用,用原理图的方法设计三线八线译码器(LS74138),实现编译,仿真,管脚分配和编程下载等操作。源程序:libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;--Uncommentthefollowinglinestousethedeclarationsthatare--providedforinstantiatingXilinxprimitivecomponents.-
3、-libraryUNISIM;--useUNISIM.VComponents.all;entityls74138isPort(g1:instd_logic;g2:instd_logic;inp:instd_logic_vector(2downto0);y:outstd_logic_vector(7downto0));endls74138;architectureBehavioralofls74138isbeginprocess(g1,g2,inp)beginif((g1andg2)='1')thencaseinpi
4、swhen"000"=>y<="00000001";when"001"=>y<="00000010";when""=>y<="00000100";when"011"=>y<="00001000";when"100"=>y<="00010000";when"101"=>y<="00100000";when"110"=>y<="01000000";when"111"=>y<="10000000";whenothers=>y<="00000000";endcase;elsey<="00000000";endif;endp
5、rocess;endBehavioral;波形文件:生成元器件及连接电路思考:有程序可以看出,定义了三个输入端,一个输出端。g1,g2为使能输入端,当全为一时,开始执行宽度为三的输入inp,并听过程序实现三八译码器的功能。通过实验,分别用了原理图和vhdl语言两种方式进行调试。两种方法各有优缺点。对于原理图而言,可以清晰直观的看出电路各部分的构造,但却只能在原有的基础上进行而无法随意修改元器件功能;vhdl语言则可以按照实际的需求进行编写程序,从而可以实现开发者想要实现的功能。实验二组合逻辑电路的VHDL语言实现实
6、验容:1.用VHDL语言实现优先编码器的设计并实现功能仿真2.用VHDL语言实现四选一选择器的设计并实现功能仿真。1.优先编码器源程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYpriorityencoderISPORT(input:INSTD_LOGIC_VECTOR(7DOWNTO0);y:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDpriorityencoder;ARCHITECTURErtlOFpriorityencoderISBEGIN
7、PROCESS(input)BEGINIF(input(0)='0')THENy<="111";ELSIF(input(1)='0')THENy<="110";ELSIF(input(2)='0')THENy<="101";ELSIF(input(3)='0')THENy<="100";ELSIF(input(4)='0')THENy<="011";ELSIF(input(5)='0')THENy<="";ELSIF(input(6)='0')THENy<="001";ELSEy<="000";ENDIF;ENDP
8、ROCESS;ENDrtl;波形图原理图:2.四选一选择器源程序:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux4ISPORT(input:INSTD_LOGIC_VECTOR(3DOWNTO0);a,b:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDmux4;ARCHITECTURErt1O
此文档下载收益归作者所有