VHDL语言教程分析.ppt

《VHDL语言教程分析.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、VHDL培训教程欢迎参加VHDL培训VHDL培训教程第一讲、VHDL简介及其结构第二讲、VHDL中的对象、操作符、数据类型第三讲、VHDL中的控制语句及模块第四讲、状态机的设计第一讲、VHDL简介及其结构通过本课的学习您可以了解以下几点1、VHDL的基本概念2、VHDL的基本结构3、VHDL的设计初步VHDL-VHSICHardwareDecriptionLanguage其中VHSIC-VeryHighSpeedIntegratedCircuit电子设计自动化的关键技术之一是要求用形式化方法来描述硬件系统。VHDL适应了这种要求。什么是VHDLVHDL和VerilogHD

2、LVerilogHDL：另一种硬件描述语言，由Verilog公司开发，1995年成为IEEE标准。优点：简单、易学易用缺点：功能不如VHDL强大，仿真工具少VHDL：1987年成为IEEE标准优点：功能强大、通用性强。缺点：难学VHDL设计硬件电路的优点是:1)设计技术齐全、方法灵活、支持广泛VHDL语言可以支持自上而下和基于库的设计方法，还支持同步电路、异步电路、FPGA以及其他随机电路的设计。目前大多数EDA工具几乎在不同程度上都支持VHDL语言。这给VHDL语言进一步推广和应用创造了良好的环境。2）系统硬件描述能力强VHDL具有多层次描述系统硬件功能的能力，可以从系

3、统的数学模型直到门级电路。3）VHDL语言可以与工艺无关编程VHDL设计硬件系统时，可以编写与工艺有关的信息。但是，与大多数HDL语言不同的是，当门级或门级以上层次的描述通过仿真验证后，可以用相应的工具将设计映射成不同的工艺(如MOS，CMOS等)。这样，工艺更新时，就无须修改程序，只须修改相应的映射工具即可。所以，在VHDL中，电路设计的编程可以与工艺相互独立。4）VHDL语言标准、规范，易于共享和复用VHDL语言的语法较严格，给阅读和使用都带来了极大的好处。再者，VHDL作为一种工业标准，设计成果便于复用和交流，反过来也能进一步推动VHDL语言的推广和普及。VHDL的

4、发展历史起源于八十年代，由美国国防部开发两个标准:1、1987年的IEEE1076（VHDL87）2、1993年进行了修正（VHDL93）VHDL程序的基本结构一个完整的VHDL语言程序通常包含实体(Entity)，结构体(Architecture),配置(Configuration),包（package）和库(Library)5个部分。前四种是可分别编译的源设计单元。库存放已编译的实体、结构体、配置和包。实体用于描述系统内部的结构和行为；结构体是对实体功能的具体描述。包存放各设计模块都能共享的数据类型、常数和子程序等；配置用于从库中选取所需单元来支持系统的不同设计，即对

5、库的使用；库可由用户生成或ASIC芯片制造商提供，以便共享。VHDL在电子系统设计中的应用电子系统的设计模块VHDL在电子系统设计中的应用电子系统设计的描述等级1、行为级2、RTL级（Registertransferlevel）3、逻辑门级4、版图级用VHDL可以描述以上四个等级VHDL在电子系统设计中的应用系统设计的描述等级-制版级VHDL在电子系统设计中的应用系统设计的描述等级-逻辑门级VHDL在电子系统设计中的应用系统设计的描述等级-RTL级VHDL在电子系统设计中的应用系统设计的描述等级-行为级如何使用VHDL描述硬件实体Entity(实体）Architectur

6、e1（构造体）ArchitectureNprocess(进程结构）block(块结构）subprograms(子程序）procedure（过程）function(函数）libraryIEEE;useIEEE.std_logic_1164.all;useIEEE.std_logic_unsigned.all;entitycountisport(clock,reset:inSTD_LOGIC;dataout:outSTD_LOGIC_VECTOR(3downto0));endcount;architecturebehaviorlofcountissignaldatabuffe

7、r:STD_LOGIC_VECTOR(3downto0);begindataout<=databuffer;process(clock,reset)beginif(reset='1')thendatabuffer<="0000";elsif(clock'eventandclock='1')thenifdatabuffer="1000"thendatabuffer<="0000";elsedatabuffer<=databuffer+'1';endif;endif;endprocess;endbehavioral;VHDL结构要