基于FPGA的可配置FFT IP核实现研究.pdf

《基于FPGA的可配置FFT IP核实现研究.pdf》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、a叶技2014年第27卷第6期ElectronicSci．&Tech．／Jun．15．2014基于FPGA的可配置FFTIP核实现研究李大习(江苏自动化研究所计算机事业部，江苏连云港222061)摘要针对FFr算法基于FPGA实现可配置的IP核。采用基于流水线结构和快速并行算法实现了蝶形运算和4点FrI1的输入点数、数据位宽、分解基自由配置。使用Verilog语言编写，利用ModelSim仿真，由ISE综合并下载，在Xilinx公司的Viaex一5xc5vfx70t器件上以200MHz的时钟实现验证，运算结果与其他设计的运算效率对比有一定优势。关键词快

2、速傅里叶变换；可配置；现场可编程门阵列中图分类号TN911．72文献标识码A文章编号1007—7820(2014)06—046—05ResearchonandImplementationofReconfigurableFFTIPCoreBasedonFPGALIDaxi(ComputerDivision，JiangsuAutomationResearchInstitution，Lianyungang222061，China)AbstractAreconfigurableIPcoreimplementedonFPGAisdescribed．ThisFFr

3、rarchitectureisbasedonabut—terflyprocesswhichemployspipelinearchitectureandfastparallelmultiplier．Animplementationof4kpointsbasedonthisIPwiththereconfigurablepoints，datawidthandradixisperformed．ThisIPisrealizedbyVerilogandsimulatedbyModelSim．ItissynthesizedbyISEanddownloadedtoVi

4、rtex-5xc5vfx70tthatrunsat200MHzclock．Theexperi—mentalresultandperformancecomparisonshowthatithasbettercapabilityandspeedthanexitingreportedrealizations．KcywordsFF1rI1；re—configuration；FPGA在现代声纳、雷达、通信、图像处理等领域中，数字快的算法。基4FFTr算法比最初的基2FFT算法更快，信号处理系统经常要进行高速、高精度的F兀’运算。但从理论上讲，用较大的基数还可进一

5、步减少运算次现场可编程逻辑阵列(FPGA)是一种可定制集成电数，但要以程序(或硬件)变得更复杂为代价J。提高路，具有面向数字信号处理算法的物理结构。用FPGAFFTr处理速度的4个主要技术途径是采用流水线结构、实现FFT处理器具有硬件系统简单、功耗低的优点，并行运算、增加蝶形处理单元数目和高基数结构。同时具有开发时间较短、成本较低的优势。基于FPGA1．1基2算法基本原理实现的数字信号处理系统具有较高的实时性和嵌人点数Ⅳ是2的整数次幂，将(／2)先按n的奇偶分性，并能方便地实现系统集成与功能扩展¨。基于成两组FPGA的硬件实现FFT通常有两种方法：(1

6、)并行方法，其采用多个蝶形处理器并行运算，能对较高的数据(0，1，⋯，一(1)2r+1)=2，(r、)J2采样率进行运算，但其硬件规模较大，当在FPGA上要则可将DFT化为实现较大点数的F丌时较为困难。(2)串行方法，采用一个蝶形处理器完成运算，使用的逻辑资源较少，但()=DYF[x(n)]=∑x(／2)=∑x(2r)+运算速度较慢。本文在串行方法的基础上实现了一种在FPGA上实现的可配置FFTrIP核，具有输入点数∑x(2r+1)“=∑。(r)+∑(r)可配置(实现0～4096点自由配置)、数据位宽可配(2)置、分解基可配置的特性。1．2基4算法基本

7、原理1原理分析与基2算法类似，对于Ⅳ点有限长序列(n)的DFr按照时域分解展开有5自从基2快速算法出现以来，人们仍在不断寻求更()=∑x(4／2)+∑x(4n+1)W(4“+收稿日期：2013—12—30基金项目：江苏省自然科学基金资助项目(BK2012237)∑x(4n+2)”M+∑x(4n+3)”M(3)作者简介：李大习(1984一)，男，工程师。研究方向：计算机技术。E—mail：lidaxi716@126．con对式(3)进行变量替换得到钰——www．dianzikeji．org李大习：基于FPGA的可配置FFTIP核实现研究合等形式下的某种特

8、定实现J，可重用性较差，难以适()=∑(凡)+∑(凡)+n=0n=0应不同的计算吞吐量和对计算