含异步清零同步时钟使能的4位加法器.doc

《含异步清零同步时钟使能的4位加法器.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、宁波工程学院电信学院ＥＤＡ系统设计与实践实验报告实验名称含异步清零和同步时钟使能的4位加法器班级电科（系统设计）08-2姓名学号08401090308组员姓名实验日期2011-5-1２指导老师实验四含异步清零和同步时钟使能的4位加法器一．实验目的学习计数器的设计，仿真和硬件测试。进一步熟悉VHDL的编程方法。二．实验内容本实验的内容是Quartus11建立一个含计数使能、异步复位的4位加分计数器，SmartSOPC试验箱上进行硬件测试，由KEY1控制技术使能端ena并由LED指示，KEY2控制复位端rst并由LED2指示。计数值由数码管指示。三．实验原理Rst是异步清零信号，高电平有效。E

2、ma为是能端，能开始与暂停程序，当ena为0时，能所存信号。四．实验步骤（1）破解Quartus11;（2）建立工程：启动Quartus11，建立空白工程。命名为giui;（3）创建源程序文件：新建VHDL源程序文件giui，输入程序代码并保存，进行编译，若在编译过程中发现错误，则找出并更正，直至编译成功。（4）编译并运行：编译并运行程序或者原理图，编译无误后，进行引脚锁定;（5）外部连接方式跟第2节相似。五．实验程序一．在一个数码管上显示0~Ｆlibraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;ent

3、itygiuiisport(clk48:instd_logic;key_2bit:instd_logic;dig_4bit:outstd_logic_vector(3downto0);seg:outstd_logic_vector(7downto0));endgiui;architecturem1ofgiuiissignalnum1:std_logic_vector(3downto0);signalcnt:std_logic_vector(23downto0);signalt:std_logic;signalq:std_logic;beginfre:process(clk48,cnt)be

4、ginifclk48'eventandclk48='1'thencnt<=cnt+1;endif;q<=cnt(23);endprocessfre;coun:process(q)beginifq'eventandq='1'thenift='1'thennum1<="0000";elsenum1<=num1+1;endif;endif;endprocess;SEG<="11000000"whennum1="0000"else"11111001"whennum1="0001"else"10100100"whennum1="0010"else"10110000"whennum1="0011"el

5、se"10011001"whennum1="0100"else"10010010"whennum1="0101"else"10000010"whennum1="0110"else"11111000"whennum1="0111"else"10000000"whennum1="1000"else"10010000"whennum1="1001"else"10001000"whennum1="1010"else"10000011"whennum1="1011"else"01000110"whennum1="1100"else"10100001"whennum1="1101"else"10000

6、110"whennum1="1110"else"11111111";dig_4bit<="1110"whent='1'else"1111"whent='0';endm1;二．4位加法器Libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitysun_adderisport(clk:instd_logic;key:instd_logic;led1:outstd_logic;dig:outstd_logic_vector(3downto0);seg:outstd_logic_vector(7downt

7、o0));endsun_adder;architectureaofsun_adderissignaltmp:std_logic_vector(23downto0);signaltmp1:std_logic_vector(10downto0);signaladdress,pp:std_logic_vector(3downto0);signalp:std_logic_vector(1downto0);signaltt,t,q