基于FPGA的数字秒表设计.doc

基于FPGA的数字秒表设计.doc

ID:55571361

大小:338.50 KB

页数:28页

时间:2020-05-18

基于FPGA的数字秒表设计.doc_第1页
基于FPGA的数字秒表设计.doc_第2页
基于FPGA的数字秒表设计.doc_第3页
基于FPGA的数字秒表设计.doc_第4页
基于FPGA的数字秒表设计.doc_第5页
资源描述:

《基于FPGA的数字秒表设计.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于FPGA的数字秒表设计摘要:该设计是用于体育比赛的数字秒表,基于FPGA在QuartusII9.0sp2软件下应用VHDL语言编写程序,采用ALTRA公司CycloneII系列的EP2C8Q208芯片进行了计算机仿真,并给出了相应的仿真结果。本设计有效的克服了传统的数字秒表的缺点采用EDA技术采取自上而下的设计思路。绘制出了具体的逻辑电路,最后又通过硬件上对其进行调试和验证。该电路能够实现很好的计时功能,计时精度高,最长计时时间可达一个小时。关键字:数字秒表;EDA;FPGA;VHDL;QuartusIIThedesignofdigit

2、alstopwatchbasedonFPGAAbstract:ThisdesignisadigitalstopwatchwhichisusedforathleticcontestsandisbasedonFPGAusingVHDLlanguagetowriteprograminQuartusIIsoftware,adoptingEP2C8Q208chipofCycloneIIseriesofALTRAcompanyforcomputersimulationandatthesametimeshowingthecorrespondingsimu

3、lationresult.Thisdesigneffectivelyovercomesthetraditionaldigitalstopwatchweaknessesandtakesatop-downapproachtodesign.Drawoutaparticularlogiccircuits,andfinallypassthecircuitstothehardwaretodebugandverifyit.Thiscircuitisabletocarryoutexcellenttimingfunction,hashightimingpre

4、cision,andthelongesttimingtimecouldreachanhour.KeyWords:Digitalstopwatch;EDA;FPGA;VHDL;MAXPlusⅡ引言数字秒表是日常生活中比较常见的电子产品,其设计也是EDA技术中最基本的设计实验之一[1]。当今社会是数字化的社会,是数字集成电路广泛应用的社会。数字集成电路本身在不断进行更新换代,随着微电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师更愿意自己设计专业集成电路(ASIC)芯片,而且希望设计周期尽可能短,最好在实验室里

5、就能设计出合适的ASIC芯片并且立即投入实际应用之中,因而出现了现场可编程器件[2](FPLD)。现场可编程门阵列(FPGA)即属其中应用最广泛的一种。超高速硬件描述语言VHDL,是对数字系统进行抽象的行为与功能描述到具体的内部线路结构描述,利用EDA工具可以在电子设计的各个阶段、各个层次进行计算机模拟验证,保证设计过程的正确性,可大大降低设计成本,缩短设计周期[3]。本文介绍的数字秒表,利用基于VHDL的EDA设计工具,采用大规模可编程逻辑器件FPGA,通过设计芯片来实现系统功能。给出了顶层电路图,和各模块的设计.增加了消除抖动的控制方法

6、,消除了开关按键的机械抖动.通过编辑、编译和器件编程,并将编程器文件下载到SE-5型EDA实验开发板上[4],经实际电路测试验证,达到了预期的设计要求,显示结果准确无误。⒈概述在科技高度发展的今天,集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成,如:手机、mp3等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表[1]。秒

7、表在很多领域充当一个重要的角色。在各种比赛中对秒表的精确度要求很高,尤其是一些科学实验。他们对时间精确度达到了几纳秒级别。1.1设计要求(1)能对0秒~59分59.99秒范围进行计时,显示最长时间是59分59秒;(2)计时精度达到10ms;(3)设计复位开关和启停开关,复位开关可以在任何情况下使用,使用以后计时器清零,并做好下一次计时的准备。1.2数字秒表设计的目的本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上,了解EDA技术,对计算机系统中时钟控制系统进一步了解,掌握状态机工作原理,同时了解计算机时钟脉冲是怎么产生和工作的。在

8、掌握所学的计算机组成与结构课程理论知识时。通过对数字秒表的设计,进行理论与实际的结合,提高与计算机有关设计能力,提高分析、解决计算机技术实际问题的能力。通过课程设计深入理解计算机

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。