门电路与组合逻辑电路课件.ppt

门电路与组合逻辑电路课件.ppt

ID:55278086

大小:646.55 KB

页数:63页

时间:2020-05-12

门电路与组合逻辑电路课件.ppt_第1页
门电路与组合逻辑电路课件.ppt_第2页
门电路与组合逻辑电路课件.ppt_第3页
门电路与组合逻辑电路课件.ppt_第4页
门电路与组合逻辑电路课件.ppt_第5页
资源描述:

《门电路与组合逻辑电路课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第十三章 门电路和组合逻辑电路§13.1概述逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有关外还与原状态有关§13.2组合逻辑电路分析1、由给定的逻辑图写出逻辑关系表达式。分析步骤:2、用逻辑代数或卡诺图对逻辑代数进行化简。3、列出输入输出状态表并得出结论。电路结构输入输出之间的逻辑关系例:分析下图的逻辑功能。&&&ABF真值表相同为“1”不同为“0”同或门=1例:分析下图的逻辑功能。&&&&ABF真值表相同为“0”不同为“1”异或门=1例:分析下图的逻辑功能。&2&3&4AMB1F=101被封锁11&

2、2&3&4AMB1F=010被封锁1选通电路§13.3组合逻辑电路设计任务要求最简单的逻辑电路1、指定实际问题的逻辑含义,列出真值表。分析步骤:2、用逻辑代数或卡诺图对逻辑代数进行化简。3、列出输入输出状态表并得出结论。例:设计三人表决电路(A、B、C)。每人一个按键,如果同意则按下,不同意则不按。结果用指示灯表示,多数同意时指示灯亮,否则不亮。1、首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”,不按时为“0”。输出是F,多数赞成时是“1”,否则是“0”。2、根据题意列出逻辑状态表。逻辑状态表3、画出卡诺

3、图:用卡诺图化简ABC0001111001ABACBC4、根据逻辑表达式画出逻辑图。&1&&ABBCF&&&&ABCF若用与非门实现§13.4几种常用的组合逻辑组件13.4.1编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。n个二进制代码(n位二进制数)有2n种不同的组合,可以表示2n个信号。(1)二进制编码器将一系列信号状态编制成二进制代码。例:用与非门组成三位二进制编码器---八线-三线编码器设八个输入端为I1I8,八种状态,与之对应的输出设为F1、F2、F3,共三位二进制数。设计编码器的过程与设计一般的组合逻辑

4、电路相同,首先要列出状态表,然后写出逻辑表达式并进行化简,最后画出逻辑图。真值表I1I2I3I4I5I6I7I8&&&F3F2F18-3译码器逻辑图(2)二---十进制编码器将十个状态(对应于十进制的十个代码)编制成BCD码。十个输入需要几位输出?四位输入:I0I9。输出:F4F1列出状态表如下:状态表逻辑图略13.4.2译码器译码是编码的逆过程,即将某二进制翻译成电路的某种状态。(1)二进制译码器将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。译码器的输入:一组二进制代码译码器的输出:一组高低电平信号&&&&A

5、1A02-4线译码器74LS139的内部线路输入控制端输出74LS139的功能表“—”表示低电平有效。74LS139管脚图一片139种含两个2-4译码器例:利用线译码器分时将采样数据送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线000全为1工作原理:(以A0A1=00为例)数据2-4线译码器ABCD三态门三态门三态门三态门总线脱离总线(2)显示译码器二-十进制编码显示译码器显示器件在数字系统中,常常需要将运算结果用人们习惯的十进制显示出来,这就要用到显示译码器。显示器件:常用的是七段显示器件abcdefg显示器件:

6、常用的是七段显示器件abcdfgabcdefg111111001100001101101e显示译码器:11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图消隐控制端功能表(简表)输入输出显示DABIag10XXXX0000000消隐8421码译码显示字型完整的功能表请参考相应的参考书。74LS49与七段显示器件的连接:bfacdegbfacdegBIDCBA+5V+5V74LS49是集电极开路,必须接上拉电阻13.4.3加法器11011001+举例:A=1101,B=1001,计算A+B011010

7、011加法运算的基本规则:(1)逢二进一。(2)最低位是两个数最低位的叠加,不需考虑进位。(3)其余各位都是三个数相加,包括加数、被、加数和低位来的进位。(4)任何位相加都产生两个结果:本位和、向高位的进位。(1)半加器:半加运算不考虑从低位来的进位A---加数;B---被加数;S---本位和;C---进位。真值表真值表=1&ABSC逻辑图半加器ABCS逻辑符号(2)全加器:an---加数;bn---被加数;cn-1---低位的进位;sn---本位和;cn---进位。逻辑状态表见下页半加和:所以:半加器半加器1anbncnsnc

8、nanbncn-1sncn全加器逻辑图逻辑符号全加器SN74LS183的管脚图114SN74H831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND应用举例:用一片SN74LS183构成两位串行进位全加器。bncn-1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。