一种基于时间容错的同步机制分析-论文.pdf

《一种基于时间容错的同步机制分析-论文.pdf》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、智能处理与应用IntelligentProcessingandApplication一种基于时问容错的同步机制分析杨芳萍，赵海东(1．陇东学院信息工程学院，甘肃庆阳745000；2．陇东学院继续教育学院，甘肃庆阳745000)摘要：表决逻辑结构在多通道余度系统的研究和应用中起着核心作用，针对该问题，设计了一个具有动态同步表决控制的逻辑结构，该逻辑结构用来控制表决时间并监测表决数据。理论分析和实验表明，该表决算法在最大限度保证表决正确性的前提下’其表决控制逻辑结构还可以大幅度地提高多通道系统的可靠性。关键词：多通道；余度系统；表决；控制算法；可靠性分析中图法分类号：TP393文献

2、标识码：A文章编号：2095．1302(2014)03—0076—030引言分别表示系统和其m个阶段单元的状态，它们是二值变量，当，多通道交叉余度模型虽然通过硬件冗余技术提高了系统妒(z)=1时表示该阶段单元正常工作，有正确的输出，(z)的可靠性，但协调工作的基础性前提是各个单元之间的同步。=0时表示阶段单元故障。在该阶段，多个单元之间构成k／n同步是整个余度管理系统的核心，它保证了各冗余单元间保持系统，存在(z)=max{z『l】，z柚，⋯，2"i,rn}，如有ziI1，zf’2，⋯，步调一致地工作，是表决、故障屏蔽、故障隔离和重构的基础。Z⋯k，则(z，)=1，否则，()=

3、0。而在串联的"个阶段当前关于同步的研究在分布计算、传感器网络以及媒体控制之间，构成串联系统，则有1属性，其状态(z)=min(z，)，等领域各自展开。其中任务同步机制内容包括：共享内存、数(z2)，⋯，()}。据简单的共享、信号量、基本的互斥和同步、消息队列和管道，2表决结构同一CPU内多任务间消息传递；Sockets和远程调用，任务间具有动态同步的表决控制逻辑结构如图2所示。透明的网络通信等。表决面表决而f+11通道模型一个实际的余度系统包含多个交叉传输数据的连接。其构成如图1所示。图2动态同步表决控制逻辑表决面1表挟面2表决画』表决面17动态同步表决控制逻辑中，数据检测从

4、图1多交叉通道模型图∑(+)一∑△图1中，S为输入任务序列，M为对应通道上的处理模块，开始，周期性地从每个处理单元的数据寄存器中读取数据，f为经过多通道表决后的处理输出。多通道交叉余度模型在串与特征码比较，来判定数据是否准备好。在判定中，表决控制联通道的基础上，将处理单元按阶段进行并联，然后再由并逻辑不读取对应模块中因永久故障而被隔离的单元，对所有联系统构成串联结构，最终构成了负载的并／串结构。在每个正常工作的单元进行读取。当数据全部就绪时，就进行表决，并联输出时，设立表决面，进一步在处理上隔离了因为通道单为下一模块输入表决数据。表决时间表维护一个本逻辑应当元的故障而导致的错误

5、向串联系统的下一级传递。进行表决的最后时间期限，当时间期限到而数据检测仍未全在并联的每个阶段，设()和Zi=(z『1l，zfI2，⋯，z)部就绪，则按照当前采集到的数据进行表决。而对未就绪的单元可能发生的故障或产生的失步，由检测系统进行判定处收稿日期：2013—12—31／76物联网技术2014年／第3期I智能处理与应用!ntelligentProcessingandApplication理。表决逻辑执行表决策略，为下一级模块输入数据。Data—readed[i]=0／／恢复读取标志为未读取3表决控制算法break；当检测过程被启动后，检测逻辑可采用轮询端13或中断)等方式(按

6、照硬件的设计和实现而定)，获取每个非永久故障)单元数据就绪信息。当所有数据就绪，则进入表决，并将结Callvoting(Data_ready)／／启动表决果输出到下一个模块的输入端口。有两个因素导致表决的发生：}一是数据就绪；二是表决时间到。如果表决时间到达最后期限，而对应模块中仍有单元数据未就绪，则使用就绪数据进行表4可靠性分析决其未就绪单元进行检测判定，按照故障判定规则处理。表当m个表决逻辑在时刻t的可靠度依次为R(f)，卢1，决的最后期限按照后面可能的冗余时间为-t-．2，⋯，m时，并联表决结构的可靠度为。，设模块所包含的m个单元的端13依次为port．，Rp(t)=1一

7、兀(1一Ri，())f1port2，⋯，port，建立一个长度为m的数组fixed，记录结合表决可靠度(f)，级联表决系统的可靠度尺(f)为：对应单元是否为永久故障，当对应位为0表示良好，为1表示R(t)=[1一(1一(f))mJ∑c‘(1一P持久故障；数组Dataready存放读取数据，并作为表决的—参数；Datareaded[m]为已经读取的标志，用numready对当级联表决逻辑置入mXn多通道交叉余度系统中，系_—就绪数据个数进行计数；numright表示当前完好的单元个数。—统变成