基于libero的数字逻辑设计仿真及验证实验

基于libero的数字逻辑设计仿真及验证实验

ID:5430264

大小:2.37 MB

页数:39页

时间:2017-12-11

基于libero的数字逻辑设计仿真及验证实验_第1页
基于libero的数字逻辑设计仿真及验证实验_第2页
基于libero的数字逻辑设计仿真及验证实验_第3页
基于libero的数字逻辑设计仿真及验证实验_第4页
基于libero的数字逻辑设计仿真及验证实验_第5页
资源描述:

《基于libero的数字逻辑设计仿真及验证实验》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、计算机学院计算机科学与技术专业14级1班学号3114005811姓名梁智斌__教师评定_________________实验题目_________基于Libero的数字逻辑设计仿真及验证实验_________1、熟悉EDA工具的使用;仿真基本门电路。2、仿真组合逻辑电路。3、仿真时序逻辑电路。4、基本门电路、组合电路和时序电路的程序烧录及验证。5、数字逻辑综合设计仿真及验证。38实验报告1、基本门电路一、实验目的1、了解基于Verilog的基本门电路的设计及其验证。2、熟悉利用EDA工具进行设计及

2、仿真的流程。3、学习针对实际门电路芯片74HC00、74HC02、74HC04、74HC08、74HC32、74HC86进行VerilogHDL设计的方法。二、实验环境Libero仿真软件。三、实验内容1、掌握Libero软件的使用方法。2、进行针对74系列基本门电路的设计,并完成相应的仿真实验。3、参考教材中相应章节的设计代码、测试平台代码(可自行编程),完成74HC00、74HC02、74HC04、74HC08、74HC32、74HC86相应的设计、综合及仿真。4、提交针对74HC00、74H

3、C02、74HC04、74HC08、74HC32、74HC86(任选一个)的综合结果,以及相应的仿真结果。四、实验结果和数据处理1、所有模块及测试平台代码清单//74HC00代码-与非moduleHC00(A,B,Y);input[4:1]A,B;output[4:1]Y;assignY=~(A&B);//与非endmodule//74HC00测试平台代码`timescale1ns/1nsmoduletestbench();reg[4:1]a,b;38wire[4:1]y;HC00u1(a,b,y

4、);initialbegina=4'b0000;b=4'b0001;#10b=b<<1;#10b=b<<1;#10b=b<<1;a=4'b1111;b=4'b0001;#10b=b<<1;#10b=b<<1;#10b=b<<1;endendmodule//74HC02代码-或非modulehc02(A,B,Y);inputA,B;outputY;assignY=~(A

5、B);//或非endmodule//74HC02测试平台代码`timescale1ns/1nsmoduletest74hc02;r

6、ega,b;wirey;hc02u02(a,b,y);initialbegin#20a<=0;b<=0;#20a=1;#20b=1;#20b=0;endendmodule//74HC04代码-非modulehc04(A,Y);inputA;outputY;assignY=~A;38endmodule//74HC04测试平台代码`timescale1ns/1nsmoduletest74hc04;rega;wirey;hc04u04(a,y);initialbegin#20a=0;#20a=1;end

7、endmodule//74HC08代码-与moduleHC08(A,B,Y);inputA,B;outputY;assignY=A&B;endmodule//74HC08测试平台代码`timescale1ns/1nsmoduletest74HC08;rega,b;wirey;HC08u08(a,b,y);initialbegin#20a<=0;b<=0;#20b=1;#20a=1;#20b=0;endendmodule//74HC32代码-或moduleHC32(A,B,Y);inputA,B;o

8、utputY;assignY=A

9、

10、B;endmodule//74HC32测试平台代码`timescale1ns/1ns38moduletest74HC32;rega,b;wirey;HC32u32(a,b,y);initialbegin#20a<=0;b<=0;#20b=1;#20a=1;#20b=0;endendmodule//74HC86代码-异或moduleHC86(A,B,Y);inputA,B;outputY;assignY=(~A&B)

11、

12、(~B&A);endmodule//74HC

13、86测试平台代码`timescale1ns/1nsmoduletest74HC86;rega,b;wirey;HC86u86(a,b,y);initialbegin#20a<=0;b<=0;#20b=1;#20a=1;#20b=0;endendmodule2、第一次仿真结果(任选一个门,请注明,插入截图,下同)。(将波形窗口背景设为白色,调整窗口至合适大小,使波形能完整显示,对窗口截图。后面实验中的仿真使用相同方法处理)注:截图为74HC86383、综合结果(截图)。(将相关窗口调

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。