基于libero的数字逻辑设计仿真及验证实验报告

基于libero的数字逻辑设计仿真及验证实验报告

ID:23782244

大小:1.54 MB

页数:45页

时间:2018-11-10

基于libero的数字逻辑设计仿真及验证实验报告_第1页
基于libero的数字逻辑设计仿真及验证实验报告_第2页
基于libero的数字逻辑设计仿真及验证实验报告_第3页
基于libero的数字逻辑设计仿真及验证实验报告_第4页
基于libero的数字逻辑设计仿真及验证实验报告_第5页
资源描述:

《基于libero的数字逻辑设计仿真及验证实验报告》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、十算机学院计算机科学与技术专业班、学号姓名协作者教师评定实验题目基于Libero的数字逻辑设计仿真及验证实验_熟悉EDA工具的使用;仿真基本门电路。仿真组合逻辑电路。仿真时序逻辑电路。基本门电路、组合电路和时序电路的程序烧录及验证。数字逻辑综合设计仿真及验证。实验报告1、基木门电路一、实验0的1、了解基于Verilog的基本门电路的设计及其验证。2、熟悉利用EDA工具进行设计及仿真的流程。3、学习针对实际门电路芯片74HC00、74HC02、74HC04、74HC08、74HC32、74HC86进行VerilogHDL设计的方法。二、实验环境Libero仿真软件。

2、三、实验内容1、掌握Libero软件的使用方法。2、进行针对74系列基本门电路的设汁,并完成相应的仿真实验。3、参考教材中相应章节的设计代码、测试平台代码(可自行编程),完成74HC00、74HC02、74HC04、74HC08、74HC32、74HC86相应的设计、综合及仿真。4、提交针对74HC00、74HC02、74HC04、74HC08、74HC32、74HC86(任选一个)的••••综合结果,以及和应的仿真结果。四、实验结果和数据处理1、所有模块及测试平台代码清单••"74HC00代码-与非//74HC00.VmoduleHC00(A,B,Y);inpu

3、t[3:0]A,B;output

4、3:0

5、Y;assignY=〜(A&B);cndmodulc//74HC00测试平台代码//test_OO.vvtimescaleIns/Insmoduletest—00;reg[3:0]a,b;wire[3:0]y;HCOOu(a,h,y);initialbegina=44)0000力=4'b0001;#10b=b«l;//OOIO#10b=b«l;//()l()()#10b=b«l;//1000a=4'blllhb=4'bOOOl;#10b=b«l;#10b=b«l;#10b=b«l;endendmodule//74HC02代

6、码-或非//74HC02.VmoduleHC02(A,B,Y);input[3:01A,B;output[3:0]Y;assignY=〜(A

7、B);endmodule//74HC02测试平台代码//test一O2.v'timescaleIns/Insmoduletest—02;reg[3:0]a,b,c;wire[3:0]y;HC02u(a,b,y);initialbegina=4*bllll;c=4'bO(X)l;h=〜c;c=c«l;#10b=〜c;c=c«l;#10b=〜c;c=c«l;#10b=〜c;a=4,b()0()0;c=4"b(XX)l;b=〜c;

8、c=c«l;#10b=〜c;c=c«l;#10b=〜c;c=c«l;#10b=〜c;endendmodule//74HC04代码-非//74HC04.VmoduleHC04(A,Y);i叩ul

9、3:0

10、A;output[3:0]Y;assignY=〜A;endmodule//74HC04测试平台代码//test」Kv"timescaleIns/Insmoduletest一04;reg[3:0]a;wire13:01y;HC04u(a,y);initialbegina=4'b0001;#10a=a«1;#1()a=a«l;#10a=a«l;endendmodule"

11、74HC08代码-与//74HC08.VmoduleHC08(A,B,Y);input[3:0]A,B;output[3:0]Y;assignY=A&B;endmodule//74HC08测试平台代码//test_08.v'timescaleIns/Insmoduletest—()8;reg[3:0]a,b;wire[3:0]y;HCOOu(a,b,y);initialbegina=4*60000^=4’b0001;#10b=b«l;#10b=b«l;#10b=b«l;a=4'bll11;b=4.b0001;#10b=b«l;#1()b=b«l;#10b=b«l;

12、endendmodule//74HC32代码-或//74HC32.VmoduleHC32(A,B,Y);i叩ut[3:0JA,B;output

13、3:0

14、Y;assignY=A

15、B;endmodule//74HC32测试T台代码//test一32.v'timescaleIns/Insmoduletest—32;reg[3:0]a,b,c;wire[3:0)y;HC02u(a,b,y);initialbegina=4'bllll;c=4'bOOOl;b=〜c;c=c«l;#10b=〜c;c=c«l;#10b=〜c;c=c«l;#1()b=〜c;a=4'b0000;c=

16、4*b00

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。