基于FPGA的频率测量仪设计-论文.pdf

《基于FPGA的频率测量仪设计-论文.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第５期微处理机Ｎｏ．５２０１４年１０月ＭＩＣＲＯＰＲＯＣＥＳＳＯＲＳＯｃｔ．，２０１４基于ＦＰＧＡ的频率测量仪设计李鑫彪，王笑怡（中国电子科技集团公司第四十七研究所，沈阳１１００３２）摘要：随着可编程器件的快速发展，ＦＰＧＡ已经广泛应用在各个领域。由于其性能的稳定性和设计的灵活性，因此本设计也采用了ＦＰＧＡ为主控单元，实现了用于测量信号频率的频率测量仪。在保证精度的基础上，用Ｖｅｒｉｌｏｇ硬件描述语言制定了三个模块，以实现系统的整体功能，并对系统实现的整体功能进行了仿真验证。关键词：现场可编程门阵列；频率测量仪；高精度；高速度ＤＯＩ编码：１０．３９６９／ｊ．ｉｓｓｎ．１００２－２２

2、７９．２０１４．０５．００２中图分类号：ＴＮ４９２文献标识码：Ａ文章编号：１００２－２２７９（２０１４）０５－０００５－０３ＤｅｓｉｇｎｏｆＦｒｅｑｕｅｎｃｙＭｅａｓｕｒｅｍｅｎｔＩｎｓｔｒｕｍｅｎｔＢａｓｅｄｏｎＦＰＧＡＬＩＸｉｎ－ｂｉａｏ，ＷＡＮＧＸｉａｏ－ｙｉ（Ｔｈｅ４７ｔｈＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅｏｆＣｈｉｎａＥｌｅｃｔｒｏｎｉｃｓＴｅｃｈｎｏｌｏｇｙＧｒｏｕｐＣｏｒｐｏｒａｔｉｏｎ，Ｓｈｅｎｙａｎｇ１１００３２，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｗｉｔｈｔｈｅｒａｐｉｄｄｅｖｅｌｏｐｍｅｎｔｏｆｔｈｅｐｒｏｇｒａｍｍａｂｌｅｄｅｖｉｃｅｓ，ＦＰＧＡｈａｓｂｅｅｎｗｉ

3、ｄｅｌｙｕｓｅｄｉｎｖａｒｉｏｕｓｆｉｅｌｄｓ．Ａｓｉｔｓｓｔａｂｉｌｉｔｙｏｆｔｈｅｐｅｒｆｏｒｍａｎｃｅａｎｄｆｌｅｘｉｂｉｌｉｔｙｏｆｔｈｅｄｅｓｉｇｎ，ＦＰＧＡｉｓａｌｓｏｕｓｅｄａｓｔｈｅｍａｉｎｃｏｎｔｒｏｌｕｎｉｔｉｎｔｈｅｓｙｓｔｅｍｔｏｄｅｓｉｇｎｔｈｅｆｒｅｑｕｅｎｃｙｍｅａｓｕｒｅｍｅｎｔｉｎｓｔｒｕｍｅｎｔｆｏｒｍｅａｓｕｒｉｎｇｔｈｅｓｉｇｎａｌｆｒｅｑｕｅｎｃｙ．Ｉｎｏｒｄｅｒｔｏｇｕａｒａｎｔｅｅｔｈｅａｃｃｕｒａｃｙ，Ｖｅｒｉｌｏｇｈａｒｄｗａｒｅｄｅｓｃｒｉｐｔｉｏｎｌａｎｇｕａｇｅｉｓｕｓｅｄｔｏｄｅｖｅｌｏｐｔｈｒｅｅｍｏｄｕｌｅｓｔｏａｃｈｉ

4、ｅｖｅｔｈｅｏｖｅｒａｌｌｆｕｎｃｔｉｏｎｏｆｔｈｅｓｙｓｔｅｍ，ａｎｄｔｈｅｓｉｍｕｌａｔｉｏｎｉｓｃｏｎｄｕｃｔｅｄｔｏｔｈｅｆｕｎｃｔｉｏｎｓｍｅｎｔｉｏｎｅｄａｂｏｖｅ．Ｋｅｙｗｏｒｄｓ：ＦＰＧＡ；Ｆｒｅｑｕｅｎｃｙｍｅａｓｕｒｅｍｅｎｔｉｎｓｔｒｕｍｅｎｔ；Ｈｉｇｈｐｒｅｃｉｓｉｏｎ；Ｈｉｇｈｓｐｅｅｄ１引言２设计原理频率是各种信号源的一个重要物理量，是电子、频率计的测量原理：给定一个闸门时间和一个通信等领域的一个重要研究对象，其大小和稳定性已知频率的标准信号，在给定的闸门时间Ｔ内，分往往可以决定一个器件或者整个系统的性能。因别测量标准脉冲信号的个数Ｎｘ和要被测量信号的此

5、，用一种简单有效且精度较高的方法来测量一个Ｎｂ脉冲数Ｎｂ，则：被测信号的频率为ｆｂ＝ｆｘ，其中ｆｘ信号的频率是检测一个信号频率能否达到要求的一Ｎｘ项重要工作，对单独某个器件或者整个系统性能的为标准脉冲信号频率。在忽略标准脉冲信号频率ｆｘ稳定性起到了有力的保障作用。的误差情况下，可能产生的误差为：δ＝｜ｆ′ｂ－ｆｂ｜／选用ＦＰＧＡ作为频率测量仪的主控单元，是因ｆｂｅ×１００％，其中ｆｂｅ为被测信号频率的真实值，δ＝为ＦＰＧＡ具有丰富的逻辑单元和ＩＯ口，系统可以方｜ΔＮｘ｜／Ｎｘ１／Ｎｘ＝１／Ｔ×ｆｘ。由上式可见，测量的精便地进行功能扩展，且其设计灵活方便，可以采用度与闸门时间和标准

6、信号的频率成反比，闸门时间Ｃ／Ｃ＋＋或ＶｅｒｉｌｏｇＨＤＬ／ＶＨＤＬ进行程序或元器件的越长，标准信号的频率越高，则误差就越小。编写和修改。此外，采用ＦＰＧＡ设计可以使整个系标准信号的频率为１００ＭＨｚ时，闸门时间和系统采用纯硬件结构，大大提高了系统的时实性。统测量精度之间的关系如下：作者简介：李鑫彪（１９８９－），男，黑龙江省七台河市人，硕士研究生，主研方向：嵌入式系统的设计及其应用。收稿日期：２０１３－８－８·６·微处理机２０１４年表１闸门时间与精度的对应关系３ＦＰＧＡ模块及其整体设计闸门时间（ｓ）０．０１０．１１－６－７－８精度１０１０１０设计总体分为三个部分，分别为计数部分可

7、见，标频在１００ＭＨｚ，闸门时间为０．０１ｓ时，测ｐａｒｔ１，寄存器部分ｂｕｆｆｅｒ和数据选择部分ｃｈｏｓｅ，总量精度就可达到１０－６。而标准信号的频率在ＦＰＧＡ体结构如图１所示。设计为双频率测量仪，可以同中通过锁相环技术很容易达到１００ＭＨｚ，因此整个时测量两路信号频率，如果需要可以通过增加计数系统的测量精度很容易就可以达到很高。部分ｐａｒｔ１来增加测量信号的个数。图１系统的整体结构３．２计数部分ｐａｒｔ１ａｄｄ值选择不同的输出值。当ｓｅｌ、ｒｄ其中有一个不ｐｉｎ＿