欢迎来到天天文库
浏览记录
ID:5351885
大小:1.01 MB
页数:5页
时间:2017-12-08
《fpga芯片内数字时钟管理器的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、集成电路设计与应用ICDesignandApplication櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶DOI:10.3969/j.issn.1003-353x.2011.11.008FPGA芯片内数字时钟管理器的设计与实现11,2211李文昌,李平,杨志明,李威,王鲁豫(1.电子科技大学电子薄膜与集成器件国家重点实验室,成都610054;2.成都华微电子科技有限公司,成都610041)摘要:在FPGA芯片内,数字时钟管理器(DCM)不可或缺,DCM主要完成去时钟偏移、频率综合和相位调整的功能,其分别由延迟锁相环(DLL)、
2、数字频率合成器(DFS)以及数字相移器(DPS)三个模块来实现。对这三个模块的原理及设计进行了详细地阐述,并给出了仿真结果,该DCM电路通过了0.13μm工艺流片。测试结果表明,在低频模式下,该DCM能工作在24~230MHz之间;在高频模式下,该DCM能工作在48~450MHz之间,其输入及输出抖动容忍度在低频模式下能达到300ps,在高频模式下能达到150ps。关键词:FPGA芯片;数字时钟管理器;延迟锁相环;数字频率合成器;数字相移器中图分类号:TN79文献标识码:A文章编号:1003-353X(2011)11-0848-05Designand
3、ImplementationoftheDigitalClockManagerinFPGA11,2211LiWenchang,LiPing,YangZhiming,LiWei,WangLuyu(1.StateKeyLaboratoryofElectronicFilmsandIntegratedDevices,UniversityofElectronicScienceandTechnologyofChina,Chengdu610054,China;2.ChengduSinoMicroelectronicsTechnologyCo.,Ltd.,Chengd
4、u610041,China)Abstract:Digitalclockmanager(DCM)isanessentialpartinFPGA.ThemainfunctionoftheDCMiseliminatingclockoffset,frequencysynthesisandphaseshift.AndtheDCMiscomposedofthreemodules,includingdelaylockedloop(DLL),digitalfrequencysynthesis(DFS)anddigitalphaseshift(DPS).Thedesi
5、gnprocessandimplementationoftheDCMwereproposed,andthecircuitdesignandsimulationwerediscussedindetail.Thedesignwasverifiedthroughthesuccessfulimplementationofthewholedesiredfunctionalitybytheprocessof0.13μm.TheDCMcanworkbetween24-230MHzinlowfrequencymode,between48-450MHzinthehig
6、hfrequencymode.Itslargestjitterinputandoutputcanbeupto300psand150psinlowandhighfrequencymode,respectively.Keywords:FPGAchip;digitalclockmanager(DCM);delaylockedloop(DLL);digitalfrequencysynthesis(DFS);digitalphaseshift(DPS)EEACC:1265ZDCM是全数字电路,对器件内的噪声具有免疫能0引言力。因此,在现代FPGA芯片设计中,D
7、CM取代了随着现代工艺的发展,FPGA芯片向高密度、PLL,成为专门处理用户时钟的时钟管理器。DCM[1]高速度、高性能和系统化的方向发展,而多时的主要功能有三个:消除时钟偏移(clockde-钟域、时钟抖动和歪斜成为影响FPGA芯片设计的skew)、频率合成(frequencysynthesis)和相位调[4-5]关键因素。以前的FPGA芯片设计常采用锁相环整(phaseshifting)。PLL(phaselockedloop)来管理时钟,由于电路噪1电路设计声,PLL存在抖动、漂移、电压和温度的不稳定以[2-3]及不能较好地控制相位偏移等一系列
8、问题,而DCM的应用如图1所示,输入时钟CLKIN经848半导体技术第36卷第11期2011年11月李文昌等
此文档下载收益归作者所有