计算机体系结构-存储器的组成、Cache的映试题分析.doc

计算机体系结构-存储器的组成、Cache的映试题分析.doc

ID:53430597

大小:480.04 KB

页数:22页

时间:2020-04-03

计算机体系结构-存储器的组成、Cache的映试题分析.doc_第1页
计算机体系结构-存储器的组成、Cache的映试题分析.doc_第2页
计算机体系结构-存储器的组成、Cache的映试题分析.doc_第3页
计算机体系结构-存储器的组成、Cache的映试题分析.doc_第4页
计算机体系结构-存储器的组成、Cache的映试题分析.doc_第5页
资源描述:

《计算机体系结构-存储器的组成、Cache的映试题分析.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、3.9本章真题解析  在本章的内容中,需要考生重点掌握的有存储器的组成、Cache的映像等。本节按照研究生入学考试的试题样式,参考历年的真题和全国40所高校的研究生入学试题,组织了相关的真题及解析,供读者参考。3.9.1单项选择题  例题1  某计算机的Cache共有16块,采用2路组相联映射方式(即每组2块)。每个主存块大小为32字节,按字节编址。主存129号单元所在主存块应装入到的Cache组号是 (1) 。[2009年试题14]  (1)A.0B.2C.4D.6  例题1分析  组相联映射方式是将某一

2、主存块j按模Q(Q是Cache的组数)映射到Cache的第i组中的任一块,即i=jmodQ。根据题目条件可知,Q=16/2=8组。因为每个主存块大小为32字节,按字节编址,所以主存129号单元所在的主存块号为4(注意:从0开始计数),所以i=4mod8=4。  例题1答案  (1)C  例题2  某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是 (2) 。[200

3、9年试题15]  (2)A.1、15B.2、l5C.1、30D.2、30  例题2分析  因为1B=8位,ROM区的总大小为4KB,即为4K×8位,那么需要的ROM芯片数为:(4K×8位)/(2K×8位)=2片。  RAM区的总大小为64KB-4KB=60KB,即60K×8位,那么需要的RAM芯片数为:(60K×8位)/(4K×4位)=30片。  例题2答案  (2)D  例题3  假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次,其中访问Cache缺失(未命中)50次,则Cac

4、he的命中率是 (3) 。[2009年试题21]  (3)A.5%B.9.5%C.50%D.95%  例题3分析  程序执行过程中访存1000次,其中访问Cache缺失(未命中)50次,也就是说Cache完成存取的总次数为1000-50=950。那么Cache的命中率=(1000-50)/1000=95%。  例题3答案  (3)D  例题4  假定用若干个2K×4位芯片组成一个8K×8位存储器,则地址0B1FH所在芯片的最小地址是 (4) 。[2010年试题15]  (4)A.0000H  B.0600H

5、  C.0700H  D.0800H  例题4分析  芯片的大小为2K×4位,而存储器的大小为8K×8位,不难得出要获得这样一个大小的存储器,需要8片2K×4位的芯片。  如果按字节编址,对应一个大小为8K×8位的存储器,需要13位地址,其中高3位为片选地址,低10位为片内地址,而题目给出的地址0B1FH转换为二进制为0101100011111,其高3位为010,即片选地址为2。因此,地址0B1FH对应第2片芯片,该芯片的起始地址(最小地址)为0100000000000,即0800H。  例题4答案  (4

6、)D  例题5  下列有关RAM和ROM的叙述中,正确的是 (5) 。[2010年试题16]  IRAM是易失性存储器,ROM是非易失性存储器  IIRAM和ROM都采用随机存取方式进行信息访问  IIIRAM和ROM都可用做Cache  IVRAM和ROM都需要进行刷新  (5)A.仅I和II B.仅II和IIIC.仅I,II,IIID.仅II,III,IV  例题5分析  对于计算机系统中的存储器,常用的数据存取方式有顺序存取、直接存取、随机存取和相联存取四种。其中RAM和ROM都是采用随机存取方式。 

7、 RAM具有读/写方便,使用灵活等优点,但断电后无法保存信息,因此只能用于暂存数据,可用于主存和高速缓冲存储器。  ROM的信息是固化在存储器中,断电后仍然能保存信息,信息不容易丢失。但ROM中的信息只可读出,无法改写,当然不需要刷新。一般用于存放系统程序BIOS和用于微程序控制,不适合用于读写频繁的Cache。  例题5答案  (5)A  例题6  下列命令组合情况中,一次访存过程中,不可能发生的是 (6) 。[2010年试题17]  (6)A.TLB未命中,Cache未命中,Page未命中     B.

8、TLB未命中,Cache命中,Page命中     C.TLB命中,Cache未命中,Page命中     D.TLB命中,Cache命中,Page未命中  例题6分析  TLB是缓存曾经访问过的虚拟地址所指向的物理地址,以使将来快速得到相同物理地址的高速存储器,可以与Cache的作用相类比。  在一次访问存储器的过程中,如果能够Cache命中,很显然,说明就访问到了需要的页(Page),即Page命中。同样的道

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。