高速缓冲存储器cache的工作原理及技术实现

高速缓冲存储器cache的工作原理及技术实现

ID:16453186

大小:64.50 KB

页数:13页

时间:2018-08-09

高速缓冲存储器cache的工作原理及技术实现_第1页
高速缓冲存储器cache的工作原理及技术实现_第2页
高速缓冲存储器cache的工作原理及技术实现_第3页
高速缓冲存储器cache的工作原理及技术实现_第4页
高速缓冲存储器cache的工作原理及技术实现_第5页
资源描述:

《高速缓冲存储器cache的工作原理及技术实现》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、桂林理工大学2013年春季学期<<计算机组成原理X>>课程论文题目:高速缓冲存储器Cache的工作原理及技术实现专业:网络工程班级:网络11-2班学号:3110757202姓名:xxx信息科学与工程学院2013年7月【内容摘要】 缓冲存储器用在两个工作速度不同的硬件之间,在交换信息过程中起到缓冲作用,它能提高计算机系统的工作效益。高速缓冲存储器Cache是架设在CPU与内存之间的临时存储器,它的容量比内存小但交换速度快,主要用来提高CPU提取数据的速度,Cache作为PC系统中一个重要功能部件,已成为评价和选购PC系统的重要指标,下面主要谈谈Cache的

2、原理、设计及发展趋势。【关键词】 Cache CPU  命中率  映像  局部性原理【前言】我们通常都认为计算机的速度是由CPU决定的,虽然CPU主频的提升会带动系统性能的改善,但系统性能的提高不仅仅取决于CPU,还要有其它的硬件或软件来充分发挥它的速度,与系统架构、指令结构、信息在各个部件之间的传送速度及存储部件的存取速度等因素有关,特别是与CPU/内存之间的存取速度有关。我们知道要使用的软件都要通过主存储器(内存)才能运行,而主存储器的运行速度和CPU之间有一个数量级的差距,这就限制了CPU速度潜力的发挥,若CPU工作速度较高,但内存存取速度较低,则

3、造成CPU等待,降低处理速度,浪费CPU的能力。如500MHz的PⅢ,一次指令执行时间为2ns,与其相配的内存(SDRAM)存取时间为10ns,比前者慢5倍,CPU和PC的性能怎么发挥出来?如何减少CPU与内存之间的速度差异?有4种办法:一种是在基本总线周期中插入等待,这样会浪费CPU的能力。另一种方法是采用存取时间较快的SRAM作存储器,这样虽然解决了CPU与存储器间速度不匹配的问题,但却大幅提升了系统成本。第3种方法是在慢速的DRAM和快速CPU之间插入一速度较快、容量较小的SRAM,起到缓冲作用;使CPU既可以以较快速度存取SRAM中的数据,又不使

4、系统成本上升过高,这就是Cache法。还有一种方法,采用新型存储器。目前,一般采用第3种方法。它是PC系统在不大增加成本的前提下,使性能提升的一个非常有效的技术。高速缓冲存储器Cache的运行速度高于主存储器数倍,与CPU速度差不多,容量较小。【正文】一、高速缓冲存储器的结构Cache的功能是用来存放那些近期需要运行的指令与数据。目的是提高CPU对存储器的访问速度。为此需要解决2个技术问题:一是主存地址与缓存地址的映象及转换;二是按一定原则对Cache的内容进行替换。Cache的结构和工作原理如下图所示。主要由三大部分组成:  Cache存储体:存放由主

5、存调入的指令与数据块。  地址转换部件:建立目录表以实现主存地址到缓存地址的转换。  替换部件:在缓存已满时按一定策略进行数据块替换,并修改地址转换部件。Cache通常由相联存储器实现。相联存储器的每一个存储块都具有额外的存储信息,称为标签(Tag)。当访问相联存储器时,将地址和每一个标签同时进行比较,从而对标签相同的存储块进行访问。Cache的3种基本结构如下:  1、全相联Cache。地址映象规则:主存的任意一块可以映象到Cache中的任意一块  (1)主存与缓存分成相同大小的数据块。  (2)主存的某一数据块可以装入缓存的任意一块空间中。  全相联

6、方式的对应关系如下图所示。如果Cache的块数为Cb,主存的块数为Mb,则映象关系共有Cb×Mb种。在全相联Cache中,存储的块与块之间,以及存储顺序或保存的存储器地址之间没有直接的关系。程序可以访问很多的子程序、堆栈和段,而它们是位于主存储器的不同部位上。因此,Cache保存着很多互不相关的数据块,Cache必须对每个块和块自身的地址加以存储。当请求数据时,Cache控制器要把请求地址同所有地址加以比较,进行确认。这种Cache结构的主要优点是,它能够在给定的时间内去存储主存器中的不同的块,命中率高;缺点是每一次请求数据同Cache中的地址进行比较需

7、要相当的时间,速度较慢,成本高,因而应用少。2、直接映像Cache。地址映象规则:主存储器中一块只能映象到Cache的一个特定的块中。  (1)主存与缓存分成相同大小的数据块。  (2)主存容量应是缓存容量的整数倍,将主存空间按缓存的容量分成区,主存中每一区的块数与缓存的总块数相等。  (3)主存中某区的一块存入缓存时只能存入缓存中块号相同的位置。直接相联映象规则如下图直接映像Cache不同于全相联Cache,地址仅需比较一次。在直接映像Cache中,由于每个主存储器的块在Cache中仅存在一个位置,因而把地址的比较次数减少为一次。其做法是,为Cache

8、中的每个块位置分配一个索引字段,用Tag字段区分存放在Cache位置上的不同的块

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。