基于深亚微米工艺的ESD保护器件优化设计.pdf

《基于深亚微米工艺的ESD保护器件优化设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、机械设计与制造第5期l34MachineryDesign&Manufacture2012年5月文章编号：1001—3997(2O12)O5—0134—02基于深亚微米工艺的ESD保护器件优化设计宁慧英臧晶2(’沈阳职业技术学院，沈阳110045)(沈阳理工大学信息学院，沈阳110159)DesignoptimizationofESDprotectiondevicebasedonsubmicronCMOSprocessNINGHui-ying1,ZANGJing~(ShenyangVocationalandTechni

2、calCollege，Shenyang110045，China)(2SchoolofinformationScience&Engineering，ShenyangLigongUniversity，Shenyang110159，China)【摘要】集成电路工艺目前已经发展到超深亚微米水平，静电放电危害变得更加突出。针对这一问题，首先介绍了基于CMOS工艺的静电放电保护电路结构及性能，并在此基础上讨论ESD电路的设计、仿真方法。这里以常用保护器件栅极接地NMOs(GGNMOs)为例，分析了尺寸参数对ESD保护}生能的影响

3、；同时给出了一个符合ESD保护性能要求的优化设计方案。器件采用TCAD软件Sentaurus进行工艺仿真和物理特性模拟，对设计给予了验证，结果显示在0．181~m工艺下本设计达到ESD防护指标。关键词：ESD；GGNMOS；sentaurus仿真【Abstract】ASICfabricationtechnologyhascolneinto如ep-submicronandnanometerprocessingstage，ESD／sbecomingmoreprominent．ESDprotectioncircuitand

4、designmethodologyoreanalyzedbasedonCMOSprocess．Asmexample．thedimensionparameterinfluenceofcommonlyusedprotectiondeviceGGNMOSisdiscussed．Meanwhile，吼optimizeddesignscheme，whichisconformedESDprotectionperfor—mollierequirements，isg／ven．TCADsoftwaresentaurusisusedto

5、simulateandverifythedesign，andthesimulationresultsshowsthattheESDprotectionstandardisachievedin0．181~mprocesstechnology．Keywords：ESD：GGNMOS；Sentaurussimulation中图分类号：TH16文献标识码：A1引言成电路。GGNMOS(棚接地的N型场效应管)和GDPMOS(栅接电源的P型场效应管)是ESD保护电路的堇要组成爵盼，承担大部分电流随着制造水平的进步，集成电路(Ic

6、)工艺已经发展到超深的泄放任务。常用MOSFET保护电路，如图1所示。GGNMOS和亚微米乃至纳米阶段(目前最小量产尺寸已达20nm)，伴随着电GDPMOS保护机理相同，下面以GGNMOS单元为例进行分析。由器路集成度提高的同时，静电放电(ElectrostaticDischarge，ESD)对件结构可看出保护，管GGNMOS会寄生—个横向的NPN晶体：管(两芯片造成的损害更加显著。ESD对集成电路造成的失效可分为两个N+有源区分别构成集电极和发射极，P型衬底构成基极)，如类，即突发性失效和潜在性失效。突发性失效主要

7、表现有：在半导图2所示。当满足开启条件时，该寄生晶体管可吸收大量电流。体中由于介质击穿而导致栅氧化层破裂；静电应力(electrostaticovevstress，EOS)会产生大量热量，从而导致片内导线金属熔化；ESD发生时寄生的PNPN结构会引发CMOS器件闩锁效应。潜在失效使元器件产生累积性损伤，短期内不易发现，但是会引起断续功能故障，或者性能逐渐劣化的问题ESD损害导致的芯片失效，已经成为集成电路工业一个非常严重的问题。据相关的文献报导，累计至少23％的集成电路失效是由静电放电引起的目。因此，在集成电路接口处

8、进行ESD保护设计变得尤为重要。图1GGNMOS与GDPMOS图2GGNMOS横向寄生保护电路结构晶体管示意图2ESD保护器件及电路保护管GGNMOS结构的保护单元工作机理是利用突发回扫ESD保护电路为ESD电流提供泄放路径，避免因过大的ESD击穿(snapback)效应来钳位瞬态静电放电高压并进行泄放电流分电流流人对芯片内部电路造成损伤，并将