资源描述：
《打印控制卡的FPGA外围电路设计_李志.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、MicrocomputerApplicationsVol.18,No.11,2002研究与设计微型电脑应用2002年第18卷第11期打印控制卡的FPGA外围电路设计李志田永清朱仲英摘要随着FPGA在控制系统中广泛使用,FPGA的出送往对应的打印头。经分析,该控制卡共有七个接口,分别外围电路设计成为影响FPGA性能发挥的因素之一。本文以为:与5820的ISA总线接口、JTAG接口、ConfigurationDe-一个打印机控制卡开发为例,详细介绍了如何设计控制卡上vice接口、打印头接口、SRAM接口、电源接口和时钟接口。下FPGA的外围电路。面详细分析各接口的设计。关键
2、词控制卡接口FPGAFPGA作为一种新型现场可编程逻辑门阵列,是在PAL,GAL等逻辑器件的基础之上发展起来的。同以往的PAL,GAL等相比较,FPGA的规模比较大,它可以替代几十甚至几千块通用IC芯片。这样的FPGA实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。在实际中应用FPGA,免去了传统电路设计中许多繁琐的工作,使得设计人员可以从细节中摆脱出来,把更多的精力用于考虑整个系统的功能和实际问题,这使得设计规模日益增大、复杂程序日益增高的集成电路成为可能。实际设计中,一般FPGA芯片不会单独出现,往往是以它为核心,辅图1FPGA与卡
3、上外围电路方块图以其他外围电路,组成一块板卡来完成要求功能。选好FPGA芯片后,板卡上外围电路设计的好坏将影响甚至决定功能的一、ISA总线接口实现。因此如何在实际应用中设计FPGA的外围电路,以充分发挥FPGA的优势,成为使用FPGA进行电路设计的电子工经过仔细分析打印速率和分辨率,要保证连续打印,最低程师面临的问题。本文以一个实际项目为例,详细探讨围绕数据传输速率约为1M字节/S。ISA总线最高数据传输速率FPGA的外围电路设计。可以达到8M字节/S,为了简化电路设计,ISA总线采用8位该项目主要实现工业打印机的连续打印,打印时,待打图I/O传送。ISA总线8位I/O传送
4、时序如图1所示。形数据从上位机经一嵌入式系统5820传向打印头。也就是图2中BCLK为总线时钟,占空比33%,频率可由说,要实现图形数据能在给定的时间内从上位机传送到打印4.77M到8MHZ。BALE是总线地址锁存使能信号,该信号上头。这一数据传送过程可分为两部分:从上位机到5820和从升沿将总线地址锁定。所以在SA总线上的地址从BALE的5820到打印头。前一数据传送位于两台计算机之间,通过网下降洞到本总线周期的结束一直有效。AEN是地址使能信线传送即可。对于后者,从5820到打印头,却有点问题。打印号,主要用于区分DMA操作和I/O操作。DMA操作时,AEN头采用的是英
5、国生产的XJ128打印头,它有着自己独特的接为高;I/O操作时,AEN为低。SA0-SA19为ISA地址总线,口。进行该部分传送时必须满足XJ128的时序接口。为了在这由于此处利用地址总线来选择位于FPGA内的不同端口的寄部分获得快速、可靠的数据传送,决定采用以FPGA芯片为核存器,只需低十位地址总线SA0-SA9即可。SD0-SD7为心的控制卡。该控制卡上FPGA与其外围电路接口结构图如ISA低八位数据线。图1所示。由上可知,ISA总线接口应至少包括如下信号线:地址线芯片具体型号为Altera公司的ACEX1K30QC208。这是SA0-SA9、数据线SD0-SD7、地址
6、锁存使能线ALE、I/O读一种基于查找表技术、SRAM工艺、要外挂配置用的EEP-写线IORC和IOWC、总线时钟线BCLK和地址使能线AEN。ROM的PLD。控制卡上带有6个SRAM,其个数与打印的颜控制卡的电源也由ISA总线引入。另外,如有需要中断信号线色相同。5820将打印一排所需数据经ISA总线传至控制卡上和就绪线也可包括。共计24根。的SRAM中,然后在控制卡的控制下,从SRAM中将数据读李志上海交通大学自动化系硕士研究生上海200030朱仲英上海交通大学自动化系教授博士生导师上海200030·15·MicrocomputerApplicationsVol.1
7、8,No.11,2002研究与设计微型电脑应用2002年第18卷第11期图2所示。三、ConfigurationDevice接口JTAG接口用于系统调试,非常灵活,但如果调试完毕,投入生产时仍采用这种方式就非常不方便,因为这种方式需要另外一台智能设备。这时候用到ConfigurationDevice下载方式,它是一种主动方式,正如前面所说,这种方式适于系统已经调试结束并投入批量生产时。先将配置数据通过特定编程器烧入选择的ConfigurationDevice,然后将其与FPGA相图2ISA总线8位I/O传送时序连,
