多核DSP芯片TMS320C6678的DDR3接口设计_刘德保.pdf

多核DSP芯片TMS320C6678的DDR3接口设计_刘德保.pdf

ID:52952705

大小:886.10 KB

页数:3页

时间:2020-04-03

多核DSP芯片TMS320C6678的DDR3接口设计_刘德保.pdf_第1页
多核DSP芯片TMS320C6678的DDR3接口设计_刘德保.pdf_第2页
多核DSP芯片TMS320C6678的DDR3接口设计_刘德保.pdf_第3页
资源描述:

《多核DSP芯片TMS320C6678的DDR3接口设计_刘德保.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、多核DSP芯片TMS320C6678的DDR3接口设计刘德保1,汪安民2(1.同方电子科技有限公司研究所,九江332009;2.同方工业有限公司北京研究所)摘要:多核处理器由于其性能较高,一般用于较复杂的实现功能较多的应用场合,外接高速大容量的DDR3是硬件设计需要解决的关键问题之一。本文以8核DSP芯片TMS320C6678为应用平台,介绍了该处理器外接DDR3的设计方法。文中详细介绍了DDR3的硬件接口设计、稳定参考电源设计、复位和上电时序、针对DDR3的PCB布线设计、DDR3的初始化以及

2、读写DDR3的时序和方法。关键词:多核DSP;DDR3;接口中图分类号:TP336文献标识码:ADDR3InterfaceBasedonMulti-coreDSPChipTMS320C66781,WangAnmin2LiuDebao(1.ResearchofTongfangScienceandTechnologyCo.,Ltd.,Jiujiang332009,China;2.BeijingResearchofTongfangIndustrialCo.,Ltd.)Abstract:Multi-co

3、reprocessorshavehighperformance,commonlyusedinmorecomplexapplicationstoachievemorefunctions.Theprocessor,externalhigh-speedlarge-capacityDDR3isonetheofkeytechnologiesthatshouldbesolvedindesignofhardware.Thede-signtakes8coreDSPchipsTMS320CC6678asappli

4、cationplatform,themethodofprocessorexternalDDR3isintroduced.Thehard-wareinterfacedesignofDDR3,referencevoltagedesign,resetandpowersequencesareintroduced.AimingatPCBroutingrulesofDDR3,DDR3initializationandread/writeDDR3sequenceandmethodsaredescribedin

5、detail.Keywords:multicoreDSP;DDR3;interface芯片,并连接一片DDR3芯片作为ECC校验芯片。介绍引言连接这5片DDR3的硬件连接方法和软件设置方法。随着电子技术水平的发展以及用户对电子设备功能要求的无限增加,多核处理器是最近发展的高性能处理平1C6678及其结构台。多核DSP(数字信号处理器)是嵌入式设备应用较广C6678是C66系列中的8核浮点型DSP,每个核最高都泛的处理器之一。由于多核DSP实现功能较多,应用程可以工作在1.25GHz,单核可以提供

6、40GMAC定点计算或序较复杂庞大,就需要外接高速大容量的RAM来支持程者20GFLOP浮点计算能力。C6678的内部结构如图1所示。序运行。根据需要可以使用SDRAM、DDR2和DDR3,DDR3是第三代动态存储设备,其具有较高的读写速度和较大容量,非常适合多核处理器应用。但其运行速度较快,对硬件和软件的设计提出更高的要求。TI公司推出的TMS320C6678(以下简称C6678)是一款功能较强的8核处理器,其具有专门的64位总线宽度的DDR3接口,其接口满足JEDEC规定的DDR3接口标准,

7、可以无缝地和8位或者16位DDR3芯片连接。C6678的DDR3接口还额外提供一个8位的ECC校验接口,用于连接校验芯片,校验芯片用于对64位总线上的DDR3读写数据进行校验和纠错,提高读写准确率。本文以C6678为应用平台,连接4片容量分别为1Gb的DDR3图1C6678内部结构图敬请登录网站在线投稿2013年第9期53C6678的每个核具有32KB的程序Cache、32KB的址信号;DBA[2:0]为字节地址信号。以上硬件信号为共数据Cache以及512KB的二级Cache。C6678的片内

8、外用信号,每个DDR3的这些引脚都和C6678的对应引脚连设有RapidIO、PCIe、EMIF、千兆网口以及I2接在一起。图2中的数据信号和数据页信号用来区别不C总线等接口。这些接口通过片内的高速互联总线和各个处理器交同的DDR3芯片。互数据。和多核相关的片内设备有硬件消息器、队列管理由于DDR3具有较高的读写速率,为了提高DDR3的读器、包交换DMA以及EDMA等模块。这些模块的应用写可靠性,C6678专门有一组校验引脚,用于校验每个数据位可以提高多核之间的信息和数据交换。的正确性。为此,硬

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。