trimedia dsp芯片jtag接口的仿真器设计

trimedia dsp芯片jtag接口的仿真器设计

ID:12174353

大小:18.55 KB

页数:12页

时间:2018-07-16

trimedia dsp芯片jtag接口的仿真器设计_第1页
trimedia dsp芯片jtag接口的仿真器设计_第2页
trimedia dsp芯片jtag接口的仿真器设计_第3页
trimedia dsp芯片jtag接口的仿真器设计_第4页
trimedia dsp芯片jtag接口的仿真器设计_第5页
资源描述:

《trimedia dsp芯片jtag接口的仿真器设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、TrimediaDSP芯片JTAG接口的仿真器设计TrimediaDSP芯片JTAG接口的仿真器设计摘要:提出TrimediaDSP芯片硬件仿真器的硬件电路组成和接口软件设计;介绍JTAG接口的标准、工作原理及在芯片中的实现。关键词:TrimediaDSP的JTAG接口EPP模式的并行口硬件仿真器Trimedia集成电路是Philips公司新近推出的针对多媒体应用的一种高性能DSP。它能够进行高质量的视频和音频处理,可以通过在线调试工具——JTAG来专开发TrimediaDSP的各种资源菁和调试各种应用程序。为了能够满足研发垡、

2、生产上对系统编程及工程上对现场调试髅的需要,开发了使用方便、成本低的仿真逄器。1仿真器硬件电路组成图1为系统的组成框图。整个仿真器的功能可以由1片可编程逻辑器件来完成。图1中恿有两个接口:一个与TrimediaD哒SP的JTAG接口相连,另一个连接到裴计算机的并行接口。之所以采用计算芝机的增强型并行接口,是因为现在一般的τ12/12计算机都有如下几种端口:串行接口、并诲行接口、USB接口。串行接口速度不高欷,无法满足JTAG仿真器快速下载的要矗求;普通的并行接口,数据传输速率限制域在50~150kbps,也无法满足J淳TAG

3、仿真器快速下载的要求;USB接口是种快速的计算机接口,最高速率可以钾达到12Mbps,但由于该接口速度是鸦在数据以块方式传输时实现的,无法满足茎快速读写转换的要求,所以,也无法达到O我们要求的数据传输速率。而且一般的P蚯C上都安装了具有EPP和ECP功能的遁I/O控制器,在EPP模式下,可以只玄用1个IN或OUT指令来向I/O控制业器传输1个字节的数据,然后I/O控制噼器将会处理握手信号并产生选通信号。显锗然,在这种机器上的数据传输速度受到指临令执行速率的限制。通常在同时代的机器噶上很容易获得1~的数据传输速率。可见螽,增强型

4、并行接口能够满足我们的需求,睽而且用EPP模式的并行接口进行开发的ㄆ难度较小。图1系统的组成框图嵋12/12图2为仿真器硬件线路图。矾TCK:测试时钟,为TAP的控制器和鳄寄存器提供测试参考时钟,在TCK的同块步作用下通过TDI和TDO引脚串行移ご入或同数据及指令。TMS:模式输况入信号,在TCK的上升沿时刻TMS的状态决定了TAP控制器即将进入的工作状态。TDI:指令和数据寄存器的郴串行输入端,TAP的控制器的当前状态龆以及保存在指令寄存器的具体指令,决定逐了对于一个特定的操作由TDI装入哪个绲寄存器。在TCK的上升沿时刻

5、,TDI氏引脚的数据被采样,结果送到JTAG寄薏存器中。TDO:和TDI具有相同棣操作模式,只是在TCK的下降沿处改变萃状态。TAP:测试访问端口。毁从图2中知道,仿真器的设计主要是可编绋12/12程逻辑器件CPLD的设计,它将8位并妍行数据和串行数据进行相互转换。也就是ㄛ说,在JTAG端CPLD将产生TDI和TDO串行发送和接收时序,实现仿真肉器和TrimediaDSP芯片JTA璩G控制器的相互通信。在编程中可设置发升送和接收的8位数据寄存器,接收TMS飚的8位数据寄存器,4位计数器。发送和接收数据都以字节方式进行,不足8

6、位数馑据的用0补齐。data_reg和ルaddr_reg分别表示发送的8位数柚据和指令寄存器,data_flag表掣示数据是否发送或接收完毕,data_果tms_counter为串行发送数据棂时的计数器,oscnm为外接的TCK操时钟。NDatastb、nWrite眉、nAddrstb、nReset为E「PP模式的并行接口控制信号,data吁为并行口的D0~D7数据总线,tms瑷jtag、tdijtag为连接到TA屙P控制器的TMS、TDI引脚线。蕈下面为数据和指令写入相应的寄存器鲎的VHDL例程:data_instructi

7、on_write:pro秒cessBegin12/12ifthe酬nifthendata_re龆gelsedata_regend皿if;endif;Endprocess;tms_write:柜processBeginif忄thenifthen12/12addr篙_regelseaddr_reg辕endif;endif;En瓣dprocess;下面为发送数据晦的VHDL例程:tms_tdi_柰write:processBeg份inifthenifthentmsjtagendif;12/12if蹦thenifthentmsj善ta

8、gtdijtagelsifthe俸ntmsjtagtdijtage亥lsifthentmsjtagt忝dijtagelsifthent秭msjtagtdijtagelsifthentmsjtagtdijt蟪agelsifthentmsjt诉agtdijtage

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。