数字电路与逻辑设计第五章习题课.ppt

《数字电路与逻辑设计第五章习题课.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、1.理解触发器基本概念；2.理解触发器的结构及工作原理；3.掌握触发器逻辑功能的描述；4.掌握触发器的典型应用。第五章触发器本章重点触发器外部逻辑功能、触发方式。1复习1．触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。2．描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。3．按照结构不同，触发器可分为：(1)基本RS触发器，为电平触发方式。(2)同步触发器，为脉冲触发方式。(3)主从触发器

2、，为脉冲触发方式。(4)边沿触发器，为边沿触发方式。4．根据逻辑功能的不同，触发器可分为：(1)RS触发器(2)JK触发器(3)D触发器(4)T触发器（T’触发器）5．同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触发器可以用不同的电路结构来实现。6．利用特性方程可实现不同功能触发器间逻辑功能的相互转换。2类型特性方程逻辑功能RS触发器具有置0、置1、保持J-K触发器置0、置1、保持、计数D触发器置0、置1、锁存T触发器保持、计数T′触发器计数触发方式：电位触发方式、主从触发方式及边沿触发方式31在用与非门组成的基本RS触发器中，设初始状态为

3、0，已知输入R、S的波形图，画出两输出端的波形图。42画出钟控R—S触发器的工作波形置0置1禁止不定保持置1置0置1保持CPRSQ53时钟RS触发器及逻辑门组成如下时序电路，其输入CP、D端波形如图所示，设触发器初态为0，试画出触发器Q端的输出波形。解：时钟RS触发器S=D，R=D,电路只有置0、置1两种逻辑动作。S(R)64已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。在画主从触发器的波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间

4、输入端的状态。75：如图给出一个维持-阻塞D触发器及一个边沿J-K触发器构成的电路，图(b)是输入信号，试绘出Q1及Q2的波形。810111101Q296已知维持—阻塞D触发器的输入波形，画出输出波形图。解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。107证明下图电路具有JK触发器的功能aß11当CP=0时,触发器状态不变.此时,a=Qnß=当CP=1时,代入基本触发器的特征方程,得:约束条件满足,因此该电路为JK触发器.128主从JK触发器的输入端波形如图所示,试

5、画出输出端的工作波形.24135CPQ主Q139、设主从JK触发器的初始状态为0，CP、J、K信号如下图所示，试画出触发器Q端的波形。JCPKQ主Q1410、设维持—阻塞D触发器的初始状态为0，CP、D信号如下图所示，试画出触发器Q端的波形。1511、电路如下图所示，设各触发器的初态为0，画出在CP脉冲作用下Q端的波形。1JC1∧1KC11D∧1∧1DC111∧C11K1J1CPCPCP∧1JC11KCP1QQQQQQQQQQCP(a)(b)(c)(d)(e)∧1JC11KCPQQ(f)CP1612、电路如图所示，已知CP和X的波形，试画出Q0和Q1的波

6、形。设触发器的初始状态均为0。1713电路如图所示，已知CP、RD和D的波形，试画出Q0和Q1的波形。设触发器的初始状态均为1。C11K1J∧SR1DC1∧SR1Q0Q1CPRDSDD=1RDDCP18