掌握用TOP-DOWN层次设计方法设计数字电路.ppt

《掌握用TOP-DOWN层次设计方法设计数字电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、掌握用TOP-DOWN层次设计方法设计数字电路。一、实验目的二、实验预习要求了解TOP-DOWN层次设计方法基本设计思想。实验五原理顶图层次化法编程实验三、实验要求说明设计过程，输入设计电路，下载测试验证。四、实验内容基础实验：1.试用1位全加器模块设计一个7人表决器电路；要求：输入逻辑变量“1”表示“赞同”；“0”表示“反对”，输出逻辑变量“1”表示“通过”；“0”表示“不通过”，当表决器有4个及以上为“1”时，表决“通过”，否则“不通过”，当“通过”时，扬声器发出报警声。提高实验：2.试用4位双向移位寄存器模块设计1个能产生01011序列的信号发生器。五、实验步骤1.7人表决器设

2、计(1)全加器设计①输入设计②编译③时序仿真④入库(2)7人表决器设计①原理顶图输入设计②编译③时序仿真2.序列信号发生器(1)双向移位寄存器设计①输入设计②编译③时序仿真④入库(2)序列信号发生器设计①原理顶图输入设计②编译③时序仿真六、实验报告要求画出顶层原理图和写出模块程序，总结层次化设计到最后下载测试的整个过程，画出仿真图，总结说明实验结果。七、参考程序全加器参考程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYQJQISPORT(CIN,A,B:INSTD_LOGIC;

3、S,COUT:OUTSTD_LOGIC);ENDQJQ;ARCHITECTUREbehavOFQJQISSIGNALSINT:STD_LOGIC_VECTOR(1DOWNTO0);SIGNALAA,BB:STD_LOGIC_VECTOR(1DOWNTO0);BEGINAA<='0'&A;BB<='0'&B;SINT<=AA+BB+CIN;S<=SINT(0);COUT<=SINT(1);ENDbehav;