基于FPGA实现DSP与RapidIO网络互联.doc

《基于FPGA实现DSP与RapidIO网络互联.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA实现DSP与RapidIO网络互联1引言随着通讯系统的数据处理量日益增大，过去总线形式的体系结构逐渐成为约束处理能力进一步提升的瓶颈。本文首先简单介绍了嵌入式设计中总线结构的演化过程，从而引出新一代点对点串行交换结构RapidIO。在密集型实时信号处理应用中，DSP 由于其本身结构特点具有不可替代的位置。但是遗憾的是目前很多DSP不具有RapidIO接口，而且也没有ASIC能够为这些DSP提供RapidIO接口。为了在RapidIO网络中充分利用DSP数据处理的优势，我们采用FPGA 做一个转接桥逻辑，将DSP的总线连接到一个RapidIO的IP核，从而实现DSP和Rapi

2、dIO网络的互联。2总线结构概述2.1总线结构的演化高速通信和超快速计算的需求日益增大，使得多处理器以及各种外部设备协同工作才能满足实时快速的要求。传统的系统中，这些处理器、处理器簇、外设之间的数据交互是基于并行的共享总线方式进行。从单分段总线到级联的多分段总线，这些基于共享总线的体系结构中，所有的设备通讯竞争带宽，这样交互数据成为了整体系统性能的瓶颈。不仅如此，并行总线所需要的大量IO引脚也给系统的电器性能和机械性能带来相当的考验。因此，提高系统性能就迫切需要一种新的体系结构。目前新型的体系结构是基于点对点串行交换结构的体系。相比传统的并行共享总线结构，串行交换结构中的两个端点交互数

3、据不影响其他端点之间的数据交互，从而大大提高了系统带宽，除此之外，串行交换结构所需要的引脚也大大减少了，而且串行结构采用的差分线连接也提高了信号传输的距离和可靠性。当前流行的串行交换结构主要有PCI-Express，InfiniBand，RapidIO等。这些总线结构的应用范围既有交叉有各有侧重。2.2RapidIO交换结构RapidIO互连架构，它的设计与最流行的集成通信处理器、主机处理器以及网络数字信号处理器相兼容，是高性能包交换互连技术。它满足了高性能嵌入式系统行业对内部系统互连的需求，包括可靠性、高带宽和更快的总线速率。相比PCI、PCI-X、PCIE和Infiniband来说

4、，RapidIO主要特性是具有极低的延迟性和高带宽，并很容易实现和PCI、PCI-X、PCIE、FPDP、以太网等的桥接，适合用于芯片与芯片、板与板、系统与系统之间的高速数据传输。3系统设计3.1工程背景多片DSP形成处理器簇，共同完成快速实时的运算已经成为现代信号处理机一种流行的方式。但是目前大多数DSP都不具备RapidIO接口，所以我们采用FPGA，将DSP的总线与一个RapidIOIP核总线相连接，实现DSP与RapidIO网络的通信。3.2芯片选型我们选用Analog的TigerShark101（以下简称TS101）DSP，ADSP-TS101S是TigerSHARC处理器系

5、列中的首款器件。FPGA选用Altera 的StratixIIGX60芯片。Altera的RapidIO的IP核兼容于2005年2月发布的RapidIO互连标准1.3，实现了3种标准速度1.25G、2.5G、3.125G下1x/4x的物理层协议。同时，Altera公司的SOPC工具提供了大量的成熟的IP核和可裁剪的Avalon总线，方便的帮助用户实现模块化设计。3.3系统结构将TS101的总线桥接到FPGA的Avalon总线上。其中，DSP芯片是用来做大量的数据处理，FPGA是DSP和RapidIO之间通讯的桥梁。FPGA内的RapidIO接口有成熟的IP核，将DSP和RapidIO的

6、IP核连接的关键在于实现DSP外部总线到IP核Avalon总线的转换。TS101内部有一个寄存器SYSCON，用来控制外部端口、主机接口、多处理器接口的数据位宽、插入的等待周期、流水线深度等设置。由于这个寄存器在上电后只能修改一次，这里我们将外部端口配置位32位的慢速协议，完成RapidIO的维护，门铃等事务；将主机接口配置位64位的流水线协议，完成高速的IO事务。通过转接桥逻辑的转换。4转接桥设计4.1转接桥总体结构转接桥逻辑为TS101总线接口与Avalon总线接口转换器，由四个模块及辅助电路构成。图1转接桥总体结构4.2总线模式控制电路总线模式控制电路完成根据系统请求情况切换TS

7、101总线端地址、数据以及相应的控制信号的输入输出方向、功能及状态。其中需要控制的部分包括：数据总线的输入输出方向连接及模式控制，地址总线的输入输出方向连接及模式控制，TS101的读控制信号的输入输出方向连接及模式控制，TS101的写控制信号的输入输出方向连接及模式控制，TS101的ACK信号的输入输出方向连接及模式控制。另外，该模块中还完成一些控制信号的连接。4.3HostMaster模块 图2HostMaster模块设计Host_Maste