基于fpga实现dsp与rapidio网络互联

《基于fpga实现dsp与rapidio网络互联》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于FPGA实现DSP与RapidIO网络互联技术频道中电网页码，1/6中电网:中国电子元器件门户站

2、添加到收藏夹

3、设为首页您好，欢迎来到中电网！[请您登录][免费注册]元器件新闻

4、器首页

5、新闻

6、汽车电子主题月

7、新品

8、技术文库

9、解决方案

10、在线座谈

11、培训

12、活动

13、商城

14、视频

15、黄页

16、下载

17、博客技术频道：LED照明

18、消费电子

19、通信技术

20、工业控制

21、汽车电子

22、嵌入式系统

23、医疗电子

24、电源管理

25、无源元件

26、传感器

27、测试测量FPGA

28、PLD/CPLD

29、片上可编程系统

30、EDA设计软件/工具

31、ASIC

32、IP核

33、低功耗FPGA

34、可重构FPGA系统首页

35、>可编程逻辑>基于FPGA实现DSP与RapidIO网络互联基于FPGA实现DSP与RapidIO网络互联Time:2010-03-1615:12:46Author:Source:微计算机信息作者：朱含,岑凡,邢韬,何国建１．引言随着通讯系统的数据处理量日益增大，过去总线形式的体系结构逐渐成为约束处理能力进一步提升的瓶颈。本文首先简单介绍了嵌入式设计中总线结构的演化过程，从而引出新一代点对点串行交换结构RapidIO。在密集型实时信号处理应用中，DSP由于其本身结构特点具有不可替代的位置。但是遗憾的是目前很多DSP不具有Ra

36、pidIO接口，而且也没有ASIC能够为这些DSP提供RapidIO接口。为了在RapidIO网络中充分利用DSP数据处理的优势，我们采用FPGA做一个转接桥逻辑，将DSP的总线连接到一个RapidIO的IP核，从而实现DSP和RapidIO网络的互联。２．总线结构概述2.1总线结构的演化高速通信和超快速计算的需求日益增大，使得多处理器以及各种外部设备协同工作才能满足实时快速的要求。传统的系统中，这些处理器、处理器簇、外设之间的数据交互是基于并行的共享总线方式进行。从单分段总线到级联的多分段总线，这些基于共享总线的体系结构中

37、，所有的设备通讯竞争带宽，这样交互数据成为了整体系统性能的瓶颈。不仅如此，并行总线所需要的大量IO引脚也给系统的电器性能和机械性能带来相当的考验。因此，提高系统性能就迫切需要一种新的体系结构。目前新型的体系结构是基于点对点串行交换结构的体系。相比传统的并行共享总线结构，串行交换结构中的两个端点交互数据不影响其他端点之间的数据交互，从而大大提高了系统带宽，除此之外，串行交换结构所需要的引脚也http://pld.eccn.com/tech_260_2010031615124629.htm2005-9-21基于FPGA实现DSP

38、与RapidIO网络互联技术频道中电网页码，2/6大大减少了，而且串行结构采用的差分线连接也提高了信号传输的距离和可靠性。当前流行的串行交换结构主要有PCI-Express，InfiniBand，RapidIO等。这些总线结构的应用范围既有交叉有各有侧重。2.2RapidIO交换结构RapidIO互连架构，它的设计与最流行的集成通信处理器、主机处理器以及网络数字信号处理器相兼容，是高性能包交换互连技术。它满足了高性能嵌入式系统行业对内部系统互连的需求，包括可靠性、高带宽和更快的总线速率。相比PCI、PCI-X、PCIE和In

39、finiband来说，RapidIO主要特性是具有极低的延迟性和高带宽，并很容易实现和PCI、PCI-X、PCIE、FPDP、以太网等的桥接，适合用于芯片与芯片、板与板、系统与系统之间的高速数据传输。３．系统设计3.1工程背景多片DSP形成处理器簇，共同完成快速实时的运算已经成为现代信号处理机一种流行的方式。但是目前大多数DSP都不具备RapidIO接口，所以我们采用FPGA，将DSP的总线与一个RapidIOIP核总线相连接，实现DSP与RapidIO网络的通信。3.2芯片选型我们选用Analog的TigerShark10

40、1（以下简称TS101）DSP，ADSP-TS101S是TigerSHARC处理器系列中的首款器件。FPGA选用Altera的StratixIIGX60芯片。Altera的RapidIO的IP核兼容于2005年2月发布的RapidIO互连标准1.3，实现了3种标准速度1.25G、2.5G、3.125G下1x/4x的物理层协议。同时，Altera公司的SOPC工具提供了大量的成熟的IP核和可裁剪的Avalon总线，方便的帮助用户实现模块化设计。3.3系统结构将TS101的总线桥接到FPGA的Avalon总线上。其中，DSP芯片

41、是用来做大量的数据处理，FPGA是DSP和RapidIO之间通讯的桥梁。FPGA内的RapidIO接口有成熟的IP核，将DSP和RapidIO的IP核连接的关键在于实现DSP外部总线到IP核Avalon总线的转换。TS101内部有一个寄存器SYSCON，用来控制外部端口、主机接口、多处理器