基于FPGA与DSP的高速数字脉压的实现-论文.pdf

基于FPGA与DSP的高速数字脉压的实现-论文.pdf

ID:53761475

大小:299.55 KB

页数:4页

时间:2020-04-24

基于FPGA与DSP的高速数字脉压的实现-论文.pdf_第1页
基于FPGA与DSP的高速数字脉压的实现-论文.pdf_第2页
基于FPGA与DSP的高速数字脉压的实现-论文.pdf_第3页
基于FPGA与DSP的高速数字脉压的实现-论文.pdf_第4页
资源描述:

《基于FPGA与DSP的高速数字脉压的实现-论文.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第36卷第8期现代雷达Vo1.36No.82014年8月ModernRadarAug.2014·信号/数据处理·中图分类号:TN953.7文献标志码:A文章编号:1004—7859(2014}08—0031—03基于FPGA与DSP的高速数字脉压的实现王涛,徐晓理,殷切(南京电子技术研究所,南京210039)摘要:讨论了基于现场可编程门阵列(FieldProgrammableGateArray,FPGA)与数字处理器(DigitalSignalProcessor,DSP)实现高速数字脉压的设计方法。将

2、数字脉压分成距离快速傅里叶变换(FastFourierTransform,FFT)、复乘和距离快速傅里叶逆变换(InverseFastFourierTransform,IFFrr)三个模块,并将这三个模块在FPGA中利用定点算法实现。在实现时,每个模块均采用流水结构,200MHz全局时钟,使数据通过率可以达到200MSPS(200M复数4/s)。利用DSP实时生成脉压参考函数,并将其传输至FPGA中,用于信号复乘。通过对信号动态与精度的分析,基于FPGA与DSP的高速数字脉压完全可以满足系统要求,已经

3、将其成功地应用于某型雷达的系统设计中。关键词:高速数字脉压;动态范围;精度;现场可编程门阵列ImplementationofHigh-speedDigitalPulseCompressionBasedonFPGAandDSPWANGTao.XUXiaoli.YINQie(NanjingResearchInstituteofElectronicsTechnology,Nanjing210039,China)Abstract:Thedesignmethodofhigh·speeddigitalpulsec

4、ompressionbasedonFPGAandDSPisdiscussedinthearticle.Digitalpulsecompressioniscomposedofthreemodules:rangeFFT、complexmultiplicationandrangeIFFr.ThesemodulesimplementU—singfixedpointarithmetic、pipelineconfigurationand200MHzglobalclock.Thedataratecouldachie

5、ve200MSPS.ThereferencefunctionofpulsecompressionisgeneratedbyDSPandtransmittedtoFPGAtoachievecomplexmultiplication.Throughanalysisofsignaldynamicrangeandaccuracy,high—speeddi~tMpulsecompressionbasedonFPGAandDSPcouldfulfilltheneedofradarsystem.Thismethod

6、isalreadyappliedsuccessfullyincertainradarsystem.Keywords:high—speeddigitalpulsecompression;dynamicrange;accuracy;FPGA源的最大利用效率。因此,基于FPGA与DSP的数0引言字脉压受到了人们重点的关注,在高速系统中具有更大的优势和广阔的发展前景。传统的数字脉压[1-3]是基于数字信号处理器本文首先介绍了信号处理机的架构,讨论了数字(DSP)或者中央处理器(CPU)而实现的。其优点是脉压的

7、处理流程。根据处理流程,分析了数字脉压时可采用浮点运算,不需要考虑信号的动态和精度,设信号的动态和精度,并用实测数据进行了验证。验证计实现比较简单,开发周期短;缺点是系统构成较复结果表明,基于FPGA与DSP的数字脉压满足要求,具杂,功耗大,实时处理能力不足,如文献[3]中,利用有很好的应用价值。高性能的处理芯片华睿1号实现1K点的数字脉压,需要15.36s,数据通过率仅为66.7MS/s。这样的1信号处理机架构通过率已经远远不能满足现代成像雷达实时性的要求,尤其在成像的同时追求大幅宽和高分辨的情况本

8、系统是一个通用的基于FPGA与DSP的雷达成像数字信号处理机。该信号处理板卡主要由2片Vir-下,更会成为系统的瓶颈。为了克服这些缺点,我们tex6(V6)芯片和2片TS201芯片组成。本文所提到提出利用现场可编程门阵列(FPGA)与数字处理器的FPGA是指Vi~ex6芯片,DSP是指TS201芯片。(DSP)共同进行数字脉压的定点算法,这种算法的TS201挂载的SDRAM的存储空间为128MB。V6芯优点是运算速度快,数据通过率高。我们找到了对片使用X

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。