宽电压时序推测型SRAM存储阵列的设计.pdf

宽电压时序推测型SRAM存储阵列的设计.pdf

ID:51700594

大小:3.20 MB

页数:71页

时间:2020-03-15

宽电压时序推测型SRAM存储阵列的设计.pdf_第1页
宽电压时序推测型SRAM存储阵列的设计.pdf_第2页
宽电压时序推测型SRAM存储阵列的设计.pdf_第3页
宽电压时序推测型SRAM存储阵列的设计.pdf_第4页
宽电压时序推测型SRAM存储阵列的设计.pdf_第5页
资源描述:

《宽电压时序推测型SRAM存储阵列的设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代码:10286分类号:TN47密级:公开UDC:621.38学号:151228宽电压时序推测型SRAM存储阵列的设计研究生姓名:郭易辰导师姓名:杨军申请学位类别工学硕士学位授予单位东南大学一级学科名称电子科学与技术论文答辩日期2018年6月9日二级学科名称微电子学与固体电子学学位授予日期2018年月日答辩委员会主席蔡跃明评阅人蔡跃明吴建辉2018年6月12日硕士学位论文宽电压时序推测型SRAM存储阵列的设计专业名称:微电子学与固体电子学研究生姓名:郭易辰导师姓名:杨军DesignofArrayforWide-VoltageTimingSpec

2、ulativeStaticRandomAccessMemoryAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYGuoYichenSupervisedbyProf.YangJunSchoolofElectronicScienceandEngineeringSoutheastUniversityJune2018东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和

3、致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。研究生签名:日期:东南大学学位论文使用授权声明东南大学、中国科学技术信息研究所、国家图书馆、《中国学术期刊(光盘版)》电子杂志社有限公司、万方数据电子出版社、北京万方数据股份有限公司有权保留本人所送交学位论文的复印件和电子文档,可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外,允许论文被查

4、阅和借阅,可以公布(包括以电子信息形式刊登)论文的全部内容或中、英文摘要等部分内容。论文的公布(包括以电子信息形式刊登)授权东南大学研究生院办理。研究生签名:导师签名:日期:摘要摘要为满足片上系统(SystemonaChip,SoC)的能效需求,低至近阈值区的宽电压静态随机存储器(StaticRandomAccessMemory,SRAM)的设计在学术界引起了广泛的关注。存储阵列作为SRAM的关键模块,决定着SRAM的整体性能。随着电源电压降低,局部工艺波动导致电路需要的设计裕度越来越大,在近阈值区,过于悲观的设计裕度大大地增加了存储阵列的读出延时

5、,SRAM的性能因此严重退化。时序推测方案能够在一定程度上降低过大的设计裕度对性能的影响,时序推测方案采用两次读出的方式,第一次读出为推测型读出,数据快速输出,用于降低存储阵列的延时,第二次读出为确认型读出,用于检错。现有的时序推测方案在近阈值区的检错延时过大,这限制了其在SoC芯片中的应用。本文提出了一种改进型的时序推测方案,该方案在推测型读出后通过快速调整灵敏放大器输入电压的极性实现快速检错,该方案可以大幅度降低存储阵列的读出延时,仿真结果表明:相比传统的读出方案,存储阵列的读出延时在低电压下(0.5V)和正常电压下(0.9V)分别降低了大约5

6、0%和10%。本文以时序推测型存储阵列为核心,基于TSMC28nm工艺,完成了一款容量为256×32的宽电压SRAM的设计,并完成后仿真的验证,仿真结果表明:相比于传统方案,本文SRAM的整体读出延时在0.5V和0.9V工作电压下分别降低了36%和2%。与传统的方案相比,本文方案收益的综合指标(FigureofMerit,FoM)提升了1.96倍。与其他的时序推测方案相比,本文方案收益的FoM提升了1.75倍。关键词:静态随机存储器,存储阵列,近阈值,时序推测IAbstractAbstractInordertomeettheenergyeffici

7、encyrequirementsforSoC,widevoltageSRAMdesignisanincreasingconcerninacademic.AsthecriticalpartofSRAM,SRAMarrayhaveadecisiveinfluenceontheperformanceofSRAM.Asthepowersupplyvoltagedecreases,localprocessvariationcausestheincreaseofthedesignmargin.Inthenear-thresholdregion,thepessi

8、misticdesignmargingreatlyincreasesthereadlatencyofSRAMarrayan

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。