基于CPLD的多功能数字钟的设计.pdf

《基于CPLD的多功能数字钟的设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第23卷第3期仪器仪表用户EICVo1．2320l6年3月NSTRUMEN10N2016No．3基于CPLD的多功能数字钟的设计车玮(西北师范大学知行学院计算机与电子信息工程系，兰州730070)摘要：文中简述了一种基于CPLD的多功能数字钟的设计方案。所有电路都固化在一片CPLD芯片中，电路结构简单、控制方便，资源利用率高，成本低，调试比较容易。采用VHDL~原理图相结合的设计输人方式，在MAXPLUSII开发环境下完成设计、编译和仿真。关键词：VHDL；可编程逻辑器件；MAXPLUSII中图分类号：TH文献标识码：A文章编号：1671-1041(2016

2、)03-0016-04DesignofMultifunctonDigitalClockBasedonCPLDChe耽f(ZhixingCollege，NorthwestNormalUniversity，Lanzhou，730070，China)Abstract：Thisarticlebrieflyintroudueesadesignschemeofmuhifunctionaldigitalclockbased0nCPLD．AllcircuitsarecuredinaCPLDchip．Thecircuitissimpleinstructure，easytoco

3、ntrol，andhashi【ghresourceutilization，lowcost，whichiseasytodebug．Thedigitalclockisdesigned，compiledaswellassimulatedundermaxplusIIdevelopmentenvironment，applyingthedesigninputmethodoftheschemecombiningbothVHDLandblockdiagramtogether．Keywords：VHDL；CPLD；maxplusI10前言GDF文件框图下载到MAXPLUSII

4、的EPM7128LSC84-15芯片中，再加入控制按键、CLK时钟信号、蜂鸣器等一些复杂的可编程逻辑器件fComplexProgrammableLogic外电路就可以实现。Divices，CPLD)是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。借助集成开发软件平台，用原理图、2系统设计方案硬件描述语言等方法，生成相应的目标文件，通过下载电2．1系统设计流程图缆将代码传送到目标芯片中，实现设计的数字系统。本文通过使用结构简单、控制方便、资源利用率高的CPLD设计实现了一款多功能数字钟。该款数字钟不仅能够显示时间，还具有报时与闹钟功能。1设计任务分析设

5、计一个计时范围为0．0Is至1h的秒表。首先，需要获得一个比较精确的计时基准信号，秒信号可以通过人工调制分频器的所分频率来取得。其次，除了需要对每一个计时器设置清零信号输入外，还需要在5个计数器设置时图1系统设计流程图钟使能控制信号，以便作为秒表的计时起停控制开关。并Fig．1Systemdesignflow且还要设计出时钟控制电路、时钟译码显示电路、闹铃电在系统设计的过程中，首先要明确数字时钟的设计原路。数字时钟的时、分、秒的4位数据输出A[3．．0]．．⋯·F[3．．0】理，接着确定系统的总体设计方案，然后进行电路的设计通过数据选择译码显示即可。接着，对

6、其算法进行确定，与实现，最后通过仿真来验证系统的功能与性能。图1给时钟的逻辑描述是用VHDL语言进行编程、编译。最后把出了本文的系统设计流程，下面将进行详细地介绍。收稿日期：2015-11—12作者简介：车玮(1984一)，男，兰州人，讲师，主要从事电子信息工程智能控制方面研究。第3期车玮·基于CPLD的多功能数字钟的设计4结束语—圈唑“Nimg抽6瞄抽利用可编程逻辑器件和硬件描述语言设计多功能数ill-1精‘0T字时钟，时钟电路用VHDL语言编译来实现其功能。在i●-c啪0Ulr_]r_]r_]r_1广]r_1厂lr_]fspielO厂-]广]maxplu

7、sII开发环境中完成上述各模块的原理图设计和程序莘bahH2苗抽H2l2编写，并对设计好的电路进行编译、仿真，得到的仿真波亩i抽lH1i{形符合设计要求。采用了模块化的设计思路，优化集成的萱Hl萱H33方略，相比中规模集成电路有许多优点。‘iH33亩H6参考文献：萱iH01l!i!lI!i!；[1]潘松，黄继业．EDA技术实用教程『M】．北京：北京科学出版社，2002．瓣[2]张红润．FPGA／CPLD应用设计【I北京：北京航空航天大学图12数字时钟闹钟模块仿真图出版社，2009．Fig．12DigitalsimulationClockmodule13l褚振

8、勇，翁木云FPGA设计及应用【Mj_西安：西安电子科