面向遥感图像高速压缩的多FPGA处理器设计.pdf

《面向遥感图像高速压缩的多FPGA处理器设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、2013年3月第39卷第3期北京航空航天大学学报JournalofBeijingUniversityofAeronauticsandAstronauticsMarch2013V01．39No．3面向遥感图像高速压缩的多FPGA处理器设计徐潇审姜宏旭肖朝升(北京航空航天大学计算机学院，北京10019I)摘要：提出了一种面向海量遥感图像高速压缩应用需求的多现场可编程门阵列(FPGA，Field—ProgrammableGateArray)，即处理器设计方案，包括针对压缩任务中模块间松耦合和模块内强关联的

2、问题，提出了混合式多FPGA并行处理器结构；给出了包含数据均衡分发和码流规则回收的压缩处理机制，提高了同构FPGA的并行效率，确保压缩处理过程的正确性；给出了支持处理器故障和链路故障的结构容错模型，保证压缩处理过程的可靠性；给出了基于分布式外部存储与高速串行总线的多FPGA通信策略，满足海量遥感图像高速压缩的通信要求．实验结果表明：单片同构FPGA的并行效率达93．5％；应用系统的硬件压缩结果与软件压缩结果一致，计算吞吐率达1．6Gbit／s以上，并具有高可靠性．关键词：遥感；图像压缩；并行架构；容

3、错中图分类号：TP752文献标识码：A文章编号：1001—5965(2013)03—036l_05Designofmulti-FPGAsprocessorbasedsystemforremotesensingimagehigh—speedcompressionXuXiaoshenJiangHongxuXiaoChaosheng(SchoolofComputerScienceandEngineering，BeijingUniversityofAeronauticsandAstronautics，Bei

4、jing100191，China)Abstract：Adesignofmulti—FPGAsformassiveremotesensingimagehigh—speedcompressionwaspro—posed，whichincludesahybridmulti—FPGAsbasedparallelprocessorarchitectureduetolightcouplingbe—tweenmodulesandtightassociationofasinglemodule；acompressio

5、nmechanismforbalanceddatadistribu-tionandcodestreamorderedrecycling，whichimprovesparallelefficiencyofisomorphicFPGAsandensurescorrectnessofimagecompression；aprocessorfailureandlinkfailuresupportedstructurefault—tolerantmodel，whichensuresthereliabilityo

6、fcompression；adistributedexternalstorageandhigh—speedserialbusbasedcommunicationstrategyamongmulti—FPGAs，whichsatisfiesthecommunicationrequirementsformassivere—motesensingimagehigh—speedcompression．Experimentalresultshows：theparallelefficiencyofasingle

7、pro-eessorachieves93．5％．Inthisapplicationsystem．resultofhardwarecompressionisconsistentwiththatofsoftwarecompression，itsthroughputreaches1．6Gbit／sormoreandprovideshighreliability．Keywords：remotesensing；imagecompression；parallelarthitectures；faulttolera

8、nce随着遥感技术的飞速发展及空间传感器分辨率的不断提高，遥感数据量成倍增加，已达到Gbit级甚至更高的计量单位；此外，遥感设备在空间环境温度、气压、宇宙射线等因素的影响下，故障率较高．针对上述应用条件，遥感图像压缩处理系统应具备高效处理、可靠运行、高速通信3个基本要求．目前实现图像压缩的硬件处理系统可分为3类：①采用全定制专用集成电路(ASIC，Applica—tionSpecificIntegratedCircuit)，它对算法进行单独硬件处理，具有外部RAM和外