资源描述：
《基于fpga的高速实时fft处理器设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、第31卷第1期电子工程师Vol.31No.12005年1月ELECTRONICENGINEERJan.2005基于FPGA的高速实时FFT处理器设计周海斌,刘刚(南京电子技术研究所,江苏省南京市210013)【摘要】结合高速、实时快速傅里叶变换(FFT)的实际需求,在分析了基4、按频率抽取(DIF)FFT算法的基础上,采用多级串行的同步流水线结构,利用现场可编程门阵列(FPGA)完成1024点、16位复数点、块浮点FFT。整个设计划分成多个功能模块,全部采用VerilogHDL描述,并在Virtex2Ⅱ器件上实现。结
2、果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的。关键词:FFT,FPGA,流水线操作,块浮点,VerilogHDL中图分类号:TN911.7N-10引言nKX(K)=∑x(n)WN(K,n=0,1,⋯,N)(1)n=0离散傅里叶变换(DFT)是数字谱分析必需的变换-j2π/N2式中:WN=e。工具。完成N点DFT运算约需N次乘法和N(Nm假定N=4,式(1)先按时域前、后分开,可写成:-1)次加法,当N较大时,运算量非常大,使其实际应N/4-1N/2-1nknk用受到极大的限制。快速傅里叶变换(
3、FFT)采用递归X(k)=∑x(n)WN+∑x(n)WN+n=0n=N/4型算法,利用旋转因子的周期性和对称性,将长序列3N/4-1N-1nknkDFT分解为短序列DFT,使总运算量减小1～2个数∑x(n)WN+∑x(n)WN(2)n=N/2n=3N/4量级,从而大大加快了运算速度。FFT和快速傅里叶式(2)可进一步改写为:N/4-1N/4-1逆变换(IFFT)在雷达信号处理、图像处理、谱估计等nk/4Nnk/4X(k)=∑x(n)WN/4+∑xn+4WN/4+领域有广泛的应用。目前,高速FFT的实现方案总体n=0n
4、=0N/4-1N/4-1上分为Nnk/43Nnk/4∑xn+2WN/4+∑xn+4WN/4n=0n=0基于专用集成电路(ASIC)、现场可编程门阵列(3)(FPGA)、数字信号处理(DSP)和通用处理机(GPP)等在频域X(k)上将k分解后进行抽取,分别令k等几种。从FFT的处理速度、面积和功耗方面比较,基于4r,4r+2,4r+1,4r+3(r=0,1,⋯,N/4-1)。于ASIC实现的性能最好,基于FPGA实现的次之。式(3)可写为:因此,在FFT处理器的小规模应用场合,采用FPGAN/4-1N可以获得较高的性价
5、比和灵活性。本设计主要应用于X(4r)=∑{[x(n)+xn+2]+n=0雷达系统的宽带信号处理和成像。N3Nnr[xn+4+xn+4]}WN/41FFT算法分析N/4-1NX(4r+2)=∑{[x(n)+xn+2]-从FFT算法的复杂性来看,基4算法比基2算法n=0减少约20%的运算量。从硬件实现的难易程度来看,N3N2nnr[xn+4+xn+4]}WNWN/4基4算法具有比分裂基和更高基较易控制的特点。N/4-1FFT算法有按时间抽取(DIT)和按频率抽取(DIF)两NX(4r+1)=∑{[x(n)-xn+2]-
6、种形式,其区别在于输入数据和旋转因子乘、加的顺序n=0不同。在DIT中,蝶形运算的输入数据和旋转因子是jxn+N-xn+3NWnWnr[44]}NN/4先乘后加,而在DIF中,则是先加后乘,两者并没有实N/4-1质区别。因此,本设计采用DIF的基4FFT算法。X(4r+3)=∑{[x(n)-xn+N]+n=02一个N点序列x(n)的DFT定义为:N3N3nnrj[xn+4-xn+4]}WNWN/4收稿日期:2004211230;修回日期:2004212210。(4)·54·©1994-2008ChinaAcademi
7、cJournalElectronicPublishingHouse.Allrightsreserved.http://www.cnki.net第31卷第1期周海斌,等:基于FPGA的高速实时FFT处理器设计·信息处理与显示技术·分别令:与仅用1个蝶算单元反复运算的处理方案相比,N/4-1流水线处理方式可以获得更快的运算速度;与并行或nrA=∑x(n)WN/4n=0阵列处理方式相比,这种结构可降低控制复杂度,节省N/4-1Nnr硬件资源,获得较小的面积和功耗。B=∑xn+WN/4n=04串行级联的各级结构除了输入、输出
8、级仅在溢出N/4-1Nnr检测和移位控制上有所不同外,其余与中间各级的结C=∑xn+WN/4n=02构完全相同。图2给出了中间单级的结构框图。N/4-13NnrD=∑xn+WN/4n=04A′=X(4r)B′=X(4r+2)图2单级FFT运算结构框图C′=X(4r+1)3.2运算数据的存取D′=X(4r+3)由于采用多级串行的流水线(pipel
