一种基于改进型游程编码的FPGA动态重构方法.pdf

《一种基于改进型游程编码的FPGA动态重构方法.pdf》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、第37卷第5期电子器件Vo1．37No．5ChineseJournalofElectronDevices2014年l0月Oct．2014AnApproachtoDynamicReconfigurationofFPGABasedonImprovedRun—LengthCodingSHAOng(ThelOthInstituteofChinaElectronicTechnologyGroupCorporation，ChengDu，610036)Abstract：Basedontheanalysisofsho

2、rtagesintheconventionaldynamicreconfigurationmethodanovelapproach，basedonimprovedrun—lengthcodingwasadvancedtoimprovetheperformanceofdynamicreconfigurationofFPGA．Thedesignandimplementationoftheapproachwerealsodescribedindetail．Theperformanceresultscompa

3、redwiththeconventionaldynamicreconfigurationmethodshowthatnotonlythespeedofdynamicreconfigurationofFPGAcanbeimprovedbutalsotherequirementofthestoragecapacitycanbereducedbythis印-proach．Now，ithasalreadybeenprovedinthemajorprojects．Keywords：FPGA；dynamicrec

4、onfiguration；globalreconfiguration；rlln—lengthcoding；speedofdynamicreconfigu—rationEEACC：6120Bdoi：10．3969／j．issn．1005—9490．2014．05．045一种基于改进型游程编码的FPGA动态重构方法邵龙(中国电子科技集团公司第十研究所，成都610036)摘要：在分析传统FPGA动态重构方法性能缺陷的基础上，创新性的提出了基于改进型游程编码的FPGA动态重构方法，并详细介绍了该方法的设计实现

5、。与传统FPGA动态重构方法对比测试结果表明，基于改进型游程编码的FPGA动态重构方法不仅可以显著提高FPGA动态重构的速度，而且可以降低对程序存储器容量要求。目前，该技术已在重大工程项目中得到应用。关键词：FPGA；动态重构；全局重构；游程编码；重构速度中图分类号：TN791文献标识码：A文章编号：1OO5—9490(20l4)05—1009-04FPGA动态重构是指切换FPGA其全部或部分的缺点，是在实际工程应用中FPGA动态重构速度逻辑资源功能的应用方法l-3]。FPGA动态重构可最快的方法。但

6、随着FPGA芯片规模增大，实现的分为全局重构和部分重构。全局重构是指重新配置功能也越来越复杂，bit文件大小也不断增加，方案3FPGA的全部逻辑，重构前后电路相互独立，没有关在某些场景下已经逐渐不能满足对重构速度的要联。部分重构是指重新配置FPGA的部分区域，重求。本文在方案3的基础上，提出了采用改进型游构过程中，FPGA未重构部分的工作状态不受程编码进一步提高FPGA动态重构速度的方法。影响一。1基于CPI的FPGA快速动态重构目前，实现FPGA全局重构比较通用的方法有3种：方法1通过DSP或其他C

7、PU读取存储器中的基于CPLD的FPGA快速动态重构工作原理框bit文件对FPGA进行串行加载或并行加载J，但重图如所图1示。FPGA被配置为被动并行加载模构速度一般很低，不能实现状态高速切换；方法2是式，CPLD接收到bit文件版本切换信号后，读取对使用Xilinx公司的专用配置芯片XCFxxP系列，应的bit文件并送入FPGA的被动并行加载数据端但由于该系列配置芯片存储容量有限，对于功能复口D[7：0]，完成对FPGA的加载。杂的系统，FPGA的软件版本多，需要多片专用配置基于CPLD的FPGA快

8、速动态重构流程如图2芯片，不能适应小型化的要求；方法3是基于CPLD所示。首先拉低FPGA的PROG—B管脚一段时间再的FPGA快速动态重构]，克服了方法1和方法2拉高FPGA的PROG—B管脚使FPGA复位，以清除收稿日期：2013—10—10修改日期：2013—10—261010电子器件第37卷配置存储器；接着，等待FPGA的INIT—B管脚变高，高重构速度，要么选用速度更快的FLASH芯片，要CPLD开始从FLASH相应的地址读取bit文件数据么减