基于fpga的动态可重构系统设计与实现

《基于fpga的动态可重构系统设计与实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于FPGA的动态可重构系统设计与实现时间：2009-05-1910:02:09来源：现代电子技术作者：南希，龚龙庆，田卫，李潇西安微电子技术研究所摘要：近年来，随着计算机技术的发展，尤其是现场可编程门阵列FPGA的出现，使实时电路重构成为研究热点。基于FPGA的重构系统具有自适应、自主修复特性，在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及动态可重构技术的原理，并在此基础之上选取Virtex－4系列FPGA给出一种动态重构的应用以及具体实现，即通过微处理器(ARM)结合多个FPGA，并采用一种新的边界扫描链方法对多个FPGA进行配置，从而实现局部动态可重构。这

2、种实现方法具有较强通用性和适于模块化设计等优点。关键词：可重构计算；FPGA；动态可重构；局部重构；Virtex－4配置；JTAG(边界扫描)链0引言由于数字逻辑系统功能复杂化的需求，单片系统的芯片正朝着超大规模、高密度的方向发展。对于一个大规模的数字系统而言，系统规模是基于各种逻辑功能模块的组合。但是，无论是时序逻辑系统，还是组合逻辑系统，或者组合／时序混合系统，从时间轴上来看，系统中的各个功能模块并不是时刻都在工作，而是根据系统外部的整体要求，轮流或循环地被激活或工作。并且，随着数字逻辑规模的扩大，在相同速度条件下，在一定的时间区间，其功能模块的平均使用率将下降。因此，系统设

3、计应该从传统追求大规模、高密度的方向，转向如何提高资源利用率，用有限的资源实现更大规模的逻辑设计上来。可重构计算技术能够提供硬件的效率和软件的可编程性，它综合了微处理器和ASIC的特点，在空间维和时间维上均可变。1可重构技术概述1．1可重构的定义可重构就是在电子系统的工作状态下，动态地改变电路的结构。这主要通过对系统中的可编程逻辑器件进行重新配置或者局部重新配置来完成。利用可重构技术，能在只增加少量硬件资源的情况下，使系统同时具有软件实现和硬件实现的优点。1．2可重构方式的分类按照重构的方式，系统重构可以分为静态系统重构(StaticReconfiguration)和动态系统重构

4、(DynamicReconfiguration)。1．2．1静态系统重构静态系统重构是指目标系统的逻辑功能静态重载，只能在运行前配置的系统，如图1所示。FPGA功能在外部逻辑的控制下，通过存储于存储器中不同的目标系统数据重新下载，从而实现芯片逻辑功能的改变。1．2．2动态系统重构动态系统重构是指能在运行过程中实时配置的可重构系统，如图2所示。对于时序变化的数字逻辑系统，其时序逻辑的发生不是通过调用芯片内不同区域、不同逻辑资源组合而成的，而是通过对具有专门缓存逻辑资源的FPGA进行局部或全局的芯片逻辑的动态重构而快速实现的。动态系统结构的FPGA具有缓存逻辑(CacheLogic)

5、，在外部逻辑的控制下，通过缓存逻辑对芯片逻辑进行全局或局部的快速修改，通过有控制重新布局布线的资源配置来加速实现系统的动态重构。就动态重构实现面积的不同，又可以分为全局重构和局部重构。(1)全局重构。对FPGA器件或系统能且只能进行全部的重新配置。在配置过程中，计算的中间结果必须取出存放在额外的存储区，直到新的配置功能全部下载完为止，重构前后电路相互独立，没有关联。(2)局部重构。对重构器件或系统的局部重新配置，与此同时，其余局部的工作状态不受影响。局部重构对减小重构的范围和单元数目，大大缩短重构时间，占有相当的优势。2基于FPGA的局部动态可重构技术2．1具有局部动态可重构功能

6、的FPGA过去大家普遍进行动态重构研究的FPGA主要有Xilinx公司的XC6200系列和Atmel公司的AT6000系列等。它们也是基于SRAM结构，但是SRAM的各个单元能够单独访问配置，即局部重构。它们的功能互不影响，因而具有局部重构的特征。这样做的优点显著，但也会付出增大硬件电路规模和功耗的代价。最终要实现电子系统的完全实时重构，应采用结构上具有动态局部重构功能的FPGA器件，如Xilinx公司的Virtex－4系列。2．2基于FPGA局部动态可重构技术主要特征及典型原理FPGA局部动态可重构技术的特征就是将整体按功能或按时序分解为不同的组合，并根据实际需要，分时对芯片进

7、行局部动态重构，以较少的硬件资源实现较大的时序系统整体功能。图3给出一种典型的FPGA局部动态可重构。由图3可以看出，在外部逻辑的控制下，可以实时动态地对芯片逻辑实现局部重构。通过控制布局、布线的资源，实现系统的动态重构。2．3FPGA实现局部动态可重构的结构要求要使FPGA有效地实现实时系统动态重构，FPGA在结构上必须满足以下要求：(1)不仅具有可重新编程能力，同时可动态进行系统资源地重新配置，而不会破坏器件中全局或局部逻辑操作能力。很多传统的FPGA把配置数据存放在外部的串