一种基于FPGA的仿效 ADC的方法.pdf

《一种基于FPGA的仿效 ADC的方法.pdf》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、31卷第4期微电子学与计算机Vo1．31No．42014年4月MICROELECTRONICS＆COMPUTERApril2014一种基于FPGA的仿效ADC的方法王龙，王忆文，李辉(电子科技大学微电子与固体电子学院，四川成都610054)摘要：提出了一种基于FPGA的通用的仿效AIX；的方法，采用该方法在高精度AIX2开发板尚未完成时，就能联合后续的数字处理板进行系统级测试，可以有效减少整个系统设计的开发及调试时间．该方法由VHDI编写RTI级代码设计实现，并以LM98640(ADC芯片型号)为例进

2、行验证，仿效了含SPI配置接口的LM98640的测试模式的输出及其时序．基于某FPGA地面测试器项目开发板对仿效I．M98640设计进行验证，实验结果表明，仿效LM98640的测试模式的输出及其时序与芯片手册完全一致．该方法同样可应用于含有与LM98640类似的ADC芯片的系统设计中．关键词：FPGA；仿效ADC；RTL级；SPI接口；测试模式中图分类号：TN79；TN47文献标识码：A文章编号：10O0—7180(2014)04-0152-04AMethodofADCEmulationBasedon

3、FPGAWANGLong，WANGYi—wen，LIHui(SchoolofMicroelectronicsandS0lidStateElectronics，UniversityofElectronicScienceandTechnologyofChina，Chengdu610054，China)Abstract：AuniversalmethodofADCemulationbasedonFPGAispresented．Bythismethod，testingofsystemdesigncanbedon

4、ebeforethedevelopmentboardofADCofhighprecisioniscompleted．Itcanreducethedevelopinganddebuggingtimeofsystemdesigneffectively．ThemethodisimplementedbyRTI1evelcodeofVHDLItisvalidatedonLM98640，whichisaADCchipcontainingSPIconfigurationinterface．Theoutputsoft

5、estmodeandtheirtimingspecificationsofthechip，isemulated．ThedesignisvalidatedonFPGAdevelopmentboardoftheproject．ResultsindicatethatoutputsoftestmodeandtheirtimingspecificationsofLM98640areconsistentwiththoseindatasheet．Themethodcanalsoapplytoothersystemd

6、esignscontainingADCwhichissimilarwithIM98640．Keywords：FPGA；ADCemulation；RTLleve1；SPIinterface；Testmode地指导实际电路的设计，但这些方法存在和真实系l引言统相连困难，难以仿真实际时序等缺点．ADC作为模拟信号到数字信号的转换桥梁，在由于高精度ADC开发板的设计难度大，往往图像和音频处理、测量等领域有着非常重要的作用，会滞后于数字处理或控制板的开发进度，从而延长ADC的设计和建模成为了近年来的研究热点．现

7、行了整个系统设计的开发及联合调试时间．针对这个的ADC建模方法多数是基于MATLAB／Simulink问题及已有的ADC建模方法的缺点，本文提出一平台的行为级建模[1-4]，此外，还有使用Verilog—A种基于FPGA的仿效ADC的方法，模仿AIX；的实进行行为级建模lI5]，以及采用运放宏模型代替ADC际工作情况，并且能和真实系统直接相连，为数字类中晶体管级的放大电路进行建模

8、6]．这些建模方法处理或控制系统提供早期、离线的模拟环境，为项目的主要目的是提高仿真效率，得出的参数可以有效的开发以及测试

9、提供方便．本文基于某FPGA地面收稿日期：2O13—06—26；修回日期：2013一O8—0¨9第4期王龙，等：一种基于FPGA的仿效ADC的方法153测试器项目，以LM98640为例，对仿效方法进行介绍及验证．2仿效ADC的设计思路图2仿效系统在含有ADC芯片的系统设计中，ADC的数字仿效LM98640总体设计框图如图3所示，分为输出端直接与数字处理或控制电路相连，因此，3个模块：时钟模块(PLL_ADV)通过产生特定频率ADC的数字输出端的信号及其时