实验三组合逻辑电路实验分析与设计.doc

《实验三组合逻辑电路实验分析与设计.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验三组合逻辑电路实验分析与设计1、掌握组合逻辑电路的分析方法与测试方法。2、能用指定芯片完成组合逻辑电路的设计。3、用实验验证所设计的逻辑电路的逻辑功能。4、熟悉各种集成门电路及正确使用集成门电路。二、设计要求1、根据题意列出输入、输出真值表。2、利用卡诺图化简，写出最简的逻辑函数表达式。3、利用指定门电路（如74LS00等）实现逻辑功能。三、实验原理1、组合电路是最常见的逻辑电路，可以用一些常用的门电路来组合成具有其它功能的门电路。2、合电路的分析是根据所给的逻辑电路，写出其输入与输出之间的数表达式或真值表，从而确定该电路的逻辑功能。3、组合电路设计过程是在理想情况下进行的，即假设一

2、切器件均没有延迉效应，但实际上并非如此，信号通过任何导线或器件都需要一断响应时间，由于制造工艺上的原因，各器件延迟时间的离散性很大，这就有可能在一个组合电路中，在输入信号发生变化时，有可能产生错误的输出。这种输出出现瞬时错误的现象称为组合电路的冒险现象（简称险象）。四、实验内容1、分析、测试用与非门74LS00组成的半加器的逻辑功能图3-1由与非门组成的半加器电路(1)写出图3-1的逻辑表达式(2)根据表达式列出真值表，并画出卡诺图判断能否简化ABZ1Z2Z3SC00011011(3)根据图3-1，A、B两输入接至逻辑开关的输出插口。S、C分别接至逻辑电平显示输入插口。按下表的要求进行逻

3、辑状态的测试，并将结果填入表中，同时与上面真值表进行比较，两者是否一致。ABSC000110112、分析、测试用异或门74LS86和与非门74LS00组成的半加器逻辑电路。图3-2半加器电路根据半加器的逻辑表达式可知，半加器和S是A、B的异或，而进位C是A、B的相与，故半加器可用一个集成异或门和二个与非门组成，如图3-2所示。测试方法同1.（3）项，将测试结果填入自拟表格中，并验证逻辑功能。五、实验预习要求1、学习组合逻辑电路的分析方法。2、学习用与非门和异或门等构成半/全加器的工作原理。3、学习用指定逻辑门电路构成组合逻辑电路的方法。六、实验报告1、整理实验数据、图表，并对实验结果进行

4、分析讨论。2、总结组合电路的分析与测试方法。