实验三：组合逻辑电路设计

《实验三：组合逻辑电路设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、技术无极限系列之：EDA技术实用教程—VHDL版实验三组合逻辑电路设计（一）实验三组合逻辑电路设计（一）1实验内容：【1】根据题目要求设计程序。【2】编译仿真程序，并检查程序运行结果。【3】改进程序，实现更高功能。【4】个性化程序设计。2实验步骤：2.1根据以下要求设计程序。、设计程序，实现十六进制数至二进制数的编码;如下所示：当H=0，B=“0000”H=1，B=“0001”H=2，B=“0010”H=3，B=“0011”……H=A，B=“1010”H=B，B=“1011”……H=F，B=“1111”、改进程序，增加译码功能，使得

2、B在“0000”~“1111”间。输出其七段显示的显示码，译码规则如下：B=“0000”，输出Y=“1111110”B=“0001”，输出Y=“0110000”B=“0010”输出Y=“1101101”5/5技术无极限系列之：EDA技术实用教程—VHDL版实验三组合逻辑电路设计（一）B=“0011”输出Y=“1111001”B=“0100”输出Y=“0110011”B=“0101”输出Y=“1011011”B=“0110”输出Y=“1011111”B=“0111”输出Y=“1110000”B=“1000”输出Y=“1111111”B

3、=“1001”输出Y=“1111011”B=“1010”输出Y=“1110111”B=“1011”输出Y=“0011111”B=“1100”输出Y=“1001110”B=“1101”输出Y=“0111101”B=“1110”输出Y=“1001111”B=“1111”输出Y=“1000111”、为程序添加加减法模块，当H为奇数时，执行Sum=C+D;当H为偶数时，执行Sum=C-D；当H=0时，使得Sum=0；2.1.1设计程序实现的要求。建立VHDL文件，保存，同时建立工程，使得文件处于工程中，设计的程序如下图所示：5/5技术无极限

4、系列之：EDA技术实用教程—VHDL版实验三组合逻辑电路设计（一）图2-1实现功能的程序2.2编译仿真程序，并检查程序运行结果。仿真图如下所示：图2.2功能仿真结果5/5技术无极限系列之：EDA技术实用教程—VHDL版实验三组合逻辑电路设计（一）2.3改进程序，实现更高功能。2.3.1改进程序，实现要求。程序如下：图2.3实现功能程序5/5技术无极限系列之：EDA技术实用教程—VHDL版实验三组合逻辑电路设计（一）图2.4实现、仿真波形图2.3.2实现功能图2.5实现功能程序图2.6完整程序仿真波形5/5