资源描述：
《基于FPGA的四人抢答器设计实验报告.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、南京铁道职业技术学院EDA技术及其应用实验报告实训课程：EDA技术及其应用实训项目：基于FPGA的四人抢答器指导老师：于淑萍姓名：张秀梅班级：电子信息1101学号：192012年12月21日星期五7基于FPGA的四人抢答器设计一、顶层原理图:二、四人抢答器工作原理：＠功能要求：1、1）有多路抢答，抢答台数为4；2）具有抢答器开始后20秒倒计时，20秒倒计时后五人抢答显示超时，并报警；3）能显示超前抢答台号并显示犯规报警；2、系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封
2、锁，同时铃声响起，直至该路按键松下，显示牌显示该路抢答台号。7＠设计说明：四人抢答器框图：与门显示电路与门与门与门抢答保持电路抢状态答倒计时电路译码输出K3K4K2K1反馈信号停止信号开始四人抢答器框图系统复位后，反馈信号为高电平，使K1,K2,K3,K4输入有效，当抢答开始后，在第一个人按键后，保持电路输出低电平，同时送显示电路，让其保存按键的台号7并输出，并反馈给抢答台，使所有抢答台输入无效，计时电路停止。当有人在规定时间无人抢答时，倒计时电路输出超时信号。当主持人开始未说完时，有人抢先按键时将显
3、示犯规信号。三、各功能模块的语言源文件：＠Cnt20.v文件:modulecnt20(stop,start,reset,CLK,q,yellow,green,red);inputstop,start,reset,CLK;//定义四个输入，开始、停止、复位、时钟output[7:0]q;//定义输出outputyellow,green,red;wireyellow,green,red;wire[7:0]q;//定义内部连线integertmp1,tmp2,CA;always@(posedgeCLK)be
4、gin//时序过程if(reset)begintmp1=0;tmp2=2;CA=0;endelseif(stop==0)beginif(start)beginif(tmp1==0)beginif(tmp2==0)beginCA=1;endelsebegintmp2=tmp2-1;tmp1=9;endendelsebegintmp1=tmp1-1;endendend7endassignyellow=CA;assignq[7:4]=tmp2;assignq[3:0]=tmp1;assigngreen=st
5、op&start;assignred=stop&(~start);endmodule＠first.v文件：modulefirst(reset,a,lockout,firstman);input[3:0]a;inputreset;//复位输入output[3:0]firstman;outputlockout;//输出结果reg[3:0]c;reg[3:0]firstman;regclk,lock;always@(a)beginif(a[3]
6、a[2]
7、a[1]
8、a[0]==1)beginclk<=1'b
9、1;endelsebeginclk<=1'b0;endendalways@(posedgeclkorposedgereset)beginif(reset)beginc<=4'b0000;lock<=1'b0;end7elseif(lock==0)beginc=a;lock<=1'b1;endendassignlockout=lock;always@(c)begincase(c)4'b1000:firstman<=4'b0100;4'b0100:firstman<=4'b0011;4'b0010:fir
10、stman<=4'b0010;4'b0001:firstman<=4'b0001;default:firstman<=4'b0000;endcaseendendmodule一、设计过程出现的问题、解决的办法及体会：＠问题：1、在进行first仿真设置时间时设置不了；2、在进行20进制编译时未找到文件；3、在对顶层原理图下载编译时下载错误。＠解决方法：1、时间设置不了是因为在时间设置中未设置适当的时间，在edit中奖时间设置好后便可进行仿真；2、7编译找不到文件因为文件为另存在指定位置，另存到指定文件中
11、；1、下载出现错误是因为连接出现问题，检查线路重新连接。＠实训体会：又到了写体会的时间，怎么说呢这次比上一个项目做的顺心，毕竟第二次做，有些该注意的地方也充分注意到了，但不可避免的在设计中会出现错误，吸取上次的教训，检查错误一点点查起，遇到问题也淡定了许多，不再手忙脚乱找不到根源，凡事都会有一个熟悉的过程，设计程序也是这样从熟悉到不熟悉，中间真的是需要一个过程。这次的抢答电路设计我并没有着急设计，先充分掌握了它的功能原理后才开始着手，真的是磨刀不误砍柴工
