资源描述：
《基于fpga的抢答器设计本科设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、河南科技大学本科毕业设计（论文）基于FPGA的抢答器设计摘要本文介绍了一种采用EDA技术，基于FPGA并在QuartusⅡ工具软件环境下使用Verilog硬件描述语言编写的数码管显示4路抢答器的电路设计。本次设计的抢答器能够同时供应4位选手或者4个代表队进行抢答比赛，分别使用4个按钮a,b,c,d表示。同时需要设置系统复位和抢答控制开关，这需由主持人控制。主持人在允许抢答的情况下，计时器开始从30s开始倒计时，直到有人抢答成功后，由锁存器将时间锁存住，此时数码管上将显示剩余时间及抢答成功选手号码，同时对应选手的
2、LED灯也被点亮。在判断选手是否回答正确后，由主持人控制加减按钮进行给分。在一轮比赛结束后，主持人按下复位按钮，则除了计分模块外，其他模块都复位为初始时刻，为下一轮的比赛做好准备。系统芯片主要采用EP2C8Q208，由抢答判别模块，计时模块，分频器模块，计分模块，锁存器模块，数码管驱动模块组成。经过编译及其仿真所设计的程序，该设计的抢答器基本能够实现此次设计的要求，从而完成了抢答器应具备的功能。关键词：抢答器，数码显示，硬件描述语言，可编程逻辑门阵列72河南科技大学本科毕业设计（论文）FPGA-BASEDRES
3、PONDERDESIGNABSTRACTThisarticleintroducesthedesignof4answeringdevicecircuitusinganEDAtechnologyVerilogHDLlanguageinFPGAandQuartusⅡenvironment.Atthesametime,the4answeringdevicecircuitisdisplayedbythedigital.TheRespondercanalsosupplyfourplayersorfourteamstoans
4、werinthegame,respectively,usingfourbuttonsa,b,c,d.Settingresetandanswerinasystemcontrolswitch,whichcontrolsrequiredbythemoderator.Whenthemoderatorallowstoanswer,thetimerstartscountsdownfromthe30suntilsomeoneanswerssuccessfully,bythetimethelatchlatcheswilltol
5、ive,thentheremainingtimeandthenumberoftheplayerwhorespondssuccessfullywillbedisplayedonthedigitaltube,atthesametimetheLEDofthecorrespondingplayerlightswillbelighted.Determinedwhetherthecontestantanswerscorrectly,themoderatorwillgivepointsbycontrollingtheaddi
6、tionandsubtractionbutton.Attheendofthegame,themoderatorpressestheresetbutton,othersmodulesareresetedtotheinitialtimeforthenextroundofthegameexceptthescoringmodule.ThesystemusesmainlytheEP2C8Q208.Atthesametimethesystemismadefromtheanswerindecisionblock,timing
7、module,dividerblock,scoringmodulelatchmodule,LEDdrivermodules.Aftercompilationandsimulationofthedesignprocess,thedesignRespondercanbasicallyachievethedesignrequirements,thuscompletingtheResponderfunction.KEYWORDS：Responder,Digitaldisplay,HDL,FPGA72河南科技大学本科毕业
8、设计（论文）目 录前 言1第1章绪论3§1.1选题背景3§1.1.1EDA技术发展3§1.1.2课题研究的必要性4§1.2研究课题的内容4第2章系统方案设计6§2.1FPGA简介6§2.1.1FPGA芯片结构8§2.1.2FPGA设计流程12§2.1.3FPGA软件设计13§2.1.4FPGA的应用14§2.2VerilogHDL概述15§2.2.1VerilogHDL简介15§2.2
