DSP原理及应用 教学课件 作者 郑玉珍DSP原理及应用第10章.ppt

DSP原理及应用 教学课件 作者 郑玉珍DSP原理及应用第10章.ppt

ID:50321788

大小:557.50 KB

页数:35页

时间:2020-03-08

DSP原理及应用 教学课件 作者 郑玉珍DSP原理及应用第10章.ppt_第1页
DSP原理及应用 教学课件 作者 郑玉珍DSP原理及应用第10章.ppt_第2页
DSP原理及应用 教学课件 作者 郑玉珍DSP原理及应用第10章.ppt_第3页
DSP原理及应用 教学课件 作者 郑玉珍DSP原理及应用第10章.ppt_第4页
DSP原理及应用 教学课件 作者 郑玉珍DSP原理及应用第10章.ppt_第5页
资源描述:

《DSP原理及应用 教学课件 作者 郑玉珍DSP原理及应用第10章.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、外部存储器扩展电路设计10.2DSP基本电路设计10.1第十章TMS320X28XDSP基本硬件电路设计A/D与D/A接口电路设计10.4通用输入输出电路设计10.3调试和仿真接口电路设计10.5TMS320F2812最小系统设计举例10.7DSP电路布局原理10.6典型的TMS320F28X系统构成DSP基本电路设计10.1内部时钟电路外部时钟电路即使XCLKOUT引脚不用,也一定不要把它接地。可以通过将XINTF寄存器的XCLKOFF位置“1”来关断。DSP上电复位和手动复位电路电源监控自动复位

2、电路电源管理电路设计多电源系统:内核电源VDD,I/O电源VDDIO,ADC模拟电源VDDA2,VDDAIO,FLASH编程电源VDD3VFL,电源地VSS,VSSIO,ADC模拟地VSSA2,VSSAIO…为了保证系统正常工作,所有电源引脚都必须正确连接,不允许有电源引脚悬空;内核电源是1.9V,主要给CPU、时钟电路及片内外设供电;3.3V电源主要给I/O引脚和FLASH编程供电;为了减少电源噪声和相互干扰,数字电路和模拟电路一般要单独供电,数字地和模拟地也要分开,并最终通过一个磁珠在单点连接。

3、DSP电源布局DSP双电源电路双电源上电时,要考虑加电次序外部存储器扩展电路设计10.2TMS320F2812采用程序与数据存储器统一编址的存储体组织形式,同一个存储空间既可以映射为程序空间,也可以映射为数据空间,为用户分配存储器提供了很大的灵活性;TMS320F2812提供了外部存储器接口,这些存储空间又分为5个不同的区(ZONE0、1、2、6、7),各空间可以独立设置等待、选择、建立和保持时间;所有空间共享19位的外部地址总线,处理器根据访问的空间产生相应的地址;如果器件的速度低于处理器的速度,

4、就要加入软件等待状态;如果软件等待状态还不能满足要求,就要通过硬件(XREADY引脚)插入等待周期。在设计制版时应尽量将扩展的存储器靠近处理器,缩短信号在总线上传递的距离。扩展存储器电路通用输入输出(GPIO)引脚是多路复用的引脚,每个引脚都可以作为数字输入输出端口或外设端口,其输出缓冲驱动电流通常为4mA;对F281X器件,GPIO引脚上的最大频率是20MHz。在复位时,GPIO被定义为输入,由于所有F28X器件都采用CMOS工艺,因此输入引脚可以通过上拉电阻(1KΩ至10KΩ)连至VCC或通过下

5、拉电阻连至GND,以确定输入状态。也可以将GPIO引脚定义为输出并悬空。通用输入输出电路设计10.3DSP系统中的键盘电路设计DSP与独立键盘电路DSP与行列式非编码键盘电路写键盘端口,地址为BFFFH读键盘端口,地址为7FFFHDSP与编码键盘电路DSP系统的显示电路设计发光二极管电路DSP与单个数码管的连接电路DSP动态扫描显示电路DSP系统液晶显示控制电路DSP系统缓冲、隔离与驱动电路设计DSP的通用输入输出引脚输出电流较小,当负载所需的电流较大时,需要增加缓冲器以提高驱动能力;DSP芯片大多

6、采用+3.3V电源,而许多其他逻辑芯片采用+5V电源,DSP的输出信号可以直接连接至+5V供电的外部元件,但是考虑DSP的电压耐受能力,+5V供电的外部芯片不能直接将输出信号连接至DSP,需要进行电平转换例如采用SN74LVC245缓冲器;当DSP控制继电器或电机等电压和电流值都比较大的元件或设备时,为了DSP芯片的使用安全和避免尖刺电流对DSP系统的干扰,应采用光电隔离电路,将系统控制核心器件与输入输出电路隔离开来;对于需要高电压大电流驱动的负载,可以通过达林顿管(集电极开路门)进行驱动。DSP的

7、缓冲、隔离、驱动电路A/D与D/A接口电路设计10.4ADC信号与DSP接口电路F2812内部的ADC模块输入电压范围是0~3V,如果输入电压超过3.3V,会烧毁DSP芯片没有用到的ADC引脚必须接到模拟地否则会引入干扰DSP与并行ADC的接口电路DSP与DAC接口电路设计调试和仿真接口电路设计10.5信号说明EMU0仿真引脚0EMU1仿真引脚1GND地PD状态检测,表明仿真线已经连接且目标系统已上电,PD脚应连到目标系统的VCC端。TCK测试时钟。TCK是取自仿真排线的时钟源。此信号可作为驱动系统

8、的测试时钟。TCK-RET测试时钟返回信号,输入到仿真器的测试时钟。TDI测试数据输入。TDO测试数据输出。TMS测试方式选择。测试复位(有内部的下拉装置,在低噪的环境下,可以设置为浮置状态;在高噪环境下,需要一个附加的下拉电阻,电阻的大小应该依据所要的电流而定。)JTAG仿真接口电路JTAG接口的菊花链连接DSP电路的工作频率很高,管脚很密集,与模拟器件一起进行模数混合设计时对电路板的设计要求很高;设计高速电路和模数混合电路时可采用多层板,其中一层设计为数字地,关键

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。