EDA技术实用教程(第二版) 教学课件 作者 潘松 黄继业 第2版第9章_VHDL基本语句.ppt

《EDA技术实用教程(第二版) 教学课件 作者 潘松 黄继业 第2版第9章_VHDL基本语句.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第9章VHDL基本语句EDA技术实用教程9.1顺序语句9.1.1赋值语句9.1.2IF语句信号赋值语句变量赋值语句赋值目标赋值符号赋值源9.1.3CASE语句CASE语句的结构如下：CASE表达式ISWhen选择值=>顺序语句；When选择值=>顺序语句；...ENDCASE；9.1顺序语句接下页【例9-1】LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；ENTITYmux41ISPORT(s4，s3,s2，s1:INSTD_LOGIC;z4，z3,z2，z1:OUTSTD_LOGIC);ENDmux41；ARCHITE

2、CTUREactivOFmux41ISSIGNALsel:INTEGERRANGE0TO15;BEGINPROCESS(sel，s4，s3，s2，s1)BEGINsel<=0;--输入初始值IF(s1='1')THENsel<=sel+1;ELSIF(s2='1')THENsel<=sel+2;ELSIF(s3='1')THENsel<=sel+4;ELSIF(s4='1')THENsel<=sel+8;ELSENULL;--注意，这里使用了空操作语句ENDIF;z1<='0';z2<='0';z3<='0';z4<='0';--输入初始值CASEs

3、elISWHEN0=>z1<='1';--当sel=0时选中WHEN13=>z2<='1';--当sel为1或3时选中WHEN4To72=>z3<='1';--当sel为2、4、5、6或7时选中WHENOTHERS=>z4<='1';--当sel为8～15中任一值时选中ENDCASE；ENDPROCESS；ENDactiv；接下页【例9-3】LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYaluISPORT(a,b:INSTD_LOGIC_VE

4、CTOR(7DOWNTO0);opcode:INSTD_LOGIC_VECTOR(1DOWNTO0);result:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDalu;ARCHITECTUREbehaveOFaluISCONSTANTplus:STD_LOGIC_VECTOR(1DOWNTO0):=b"00";CONSTANTminus:STD_LOGIC_VECTOR(1DOWNTO0):=b"01";CONSTANTequal:STD_LOGIC_VECTOR(1DOWNTO0):=b"10";CONSTANTnot_eq

5、ual:STD_LOGIC_VECTOR(1DOWNTO0):=b"11";【例9-2】SIGNALvalue:INTEGERRANGE0TO15;SIGNALout1:STD_LOGIC;...CASEvalueIS--缺少以WHEN引导的条件句ENDCASE；...CASEvalueISWHEN0=>out1<='1';--value2～15的值未包括进去WHEN1=>out1<='0';ENDCASE...CASEvalueISWHEN0TO10=>out1<='1';--选择值中5～10的值有重叠WHEN5TO15=>out1<='0';EN

6、DCASE;BEGINPROCESS(opcode,a,b)BEGINCASEopcodeISWHENplus=>result<=a+b;--a、b相加WHENminus=>result<=a-b;--a、b相减WHENequal=>--a、b相等IF(a=b)THENresult<=x"01";ELSEresult<=x"00";ENDIF;WHENnot_equal=>--a、b不相等IF(a/=b)THENresult<=x"01";ELSEresult<=x"00";ENDIF;ENDCASE;ENDPROCESS;ENDbehave;9.1

7、.4LOOP语句(1)单个LOOP语句，其语法格式如下：[LOOP标号：]LOOP顺序语句ENDLOOP[LOOP标号];...L2:LOOPa:=a+1;EXITL2WHENa>10;--当a大于10时跳出循环ENDLOOPL2;...9.1顺序语句9.1.4LOOP语句(2)FOR_LOOP语句，语法格式如下：[LOOP标号：]FOR循环变量，IN循环次数范围LOOP顺序语句ENDLOOP[LOOP标号]；9.1顺序语句接下页【例9-4】LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；ENTITYp_checkISP

8、ORT(a:INSTD_LOGIC_VECTOR(7DOWNTO0);y:OUTSTD_LOGIC);END