电工电子技术及应用第2版 教学课件 作者 申凤琴 主编 第11章.ppt

电工电子技术及应用第2版 教学课件 作者 申凤琴 主编 第11章.ppt

ID:50196545

大小:1.73 MB

页数:37页

时间:2020-03-09

电工电子技术及应用第2版 教学课件 作者 申凤琴 主编 第11章.ppt_第1页
电工电子技术及应用第2版 教学课件 作者 申凤琴 主编 第11章.ppt_第2页
电工电子技术及应用第2版 教学课件 作者 申凤琴 主编 第11章.ppt_第3页
电工电子技术及应用第2版 教学课件 作者 申凤琴 主编 第11章.ppt_第4页
电工电子技术及应用第2版 教学课件 作者 申凤琴 主编 第11章.ppt_第5页
资源描述:

《电工电子技术及应用第2版 教学课件 作者 申凤琴 主编 第11章.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第十一章组合逻辑电路第一节组合逻辑电路的分析方法第二节常用的集成组合逻辑电路返回主目录第一节组合逻辑电路的分析方法按电路逻辑功能的特点来分,数字电路可分为组合逻辑电路和时序逻辑电路。若电路的任一时刻的输出都只取决于该时刻的输入状态,而与输入信号作用之前的电路原来的状态无关,则该数字电路称为组合逻辑电路。组合逻辑电路分析的一般步骤是:1.根据逻辑图,从输入到输出,逐级写出逻辑表达式,直至写出输出信号的逻辑函数表达式。2.根据输出信号的逻辑函数表达式列真值表。3.根据真值表,分析电路的逻辑功能。例11-1解试分析图11-1所示组合逻辑电路。图11-1组合逻辑电路分析1)逐级写逻辑

2、表达式2)列出真值表。根据输出函数表达式列出真值表,如表11-1所示。3)分析逻辑功能。表11-1例11-1真值表输入输出ABCY00010011010101101001101011001110返回一、编码器在数字系统中,常常需要把某种具有特定意义的输入信号(例如数字、字符或某种控制信号等),编成相应的若干位二进制代码来处理,这一过程称为编码。能够实现编码的电路称为编码器。1.二进制编码器(1)二进制编码器的基本要求以三位二进制编码器为例,其编码器示意图如图11-2所示。图11-2三位二进制编码器示意图第二节常用的组合逻辑电路三位二进制编码器真值表见表11-2。表11-2三位

3、二进制编码器真值表输入输出I0I1I2I3I4I5I6I7Y2Y1Y00000000111100000010110000001001010000100010000010000011001000000100100000000110000000000(2)8位优先编码器在8线-3线编码器中,不允许同时有两个以上的信号输入(输入端为1),否则,将使编码器输出发生混乱。为解决这一问题,一般都把编码器设计成优先编码器。CD4532是一种常用的8线-3线优先编码器,其逻辑框图如图11-3所示,真值表见表11-3。图11-38线-3线优先编码器CD4532逻辑框图0000100000001

4、1000110000001×100101000001××10011100001×××1010010001××××101011001×××××10110101××××××1011111×××××××11000000000000100000××××××××0输出输入表11-3CD4532真值表从它的真值表可以看出,除8个编码输入信号外,还有一个使能输入端,为使能输出端,为扩展输出端。2.10线-4线8421BCD码优先编码器10线-4线8421BCD码优先编码器有10个输入端,每一个输入端对应着一个十进制数(09),其输出端输出的是输入信号相应的BCD码。为防止输出产生混乱,该

5、编码器通常都设计成优先编码器。CD40147是一种标准型CMOS集成10线-4线8421BCD码优先编码器。其逻辑框图如图11-4所示,其真值表见表11-4。图11-410线-4线编码器CD40147逻辑框图输入输出I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y00000000000111110000000000000×1000000000001××100000000010×××10000000011××××1000000100×××××100000101××××××10000110×××××××1000111××××××××101000×××××××××11001表

6、11-4CD40147的真值表二、译码器及显示电路译码是编码的逆过程,也就是把二进制代码所表示的特定含义“翻译”出来的过程。实现译码功能的电路称为译码器。1.二进制译码器(1)二进制译码器的基本要求以三位二进制译码为例,其译码器的示意图如图11-5所示,它也称为3线-8线译码器。其真值表如表11-5所示。图11-5三位二进制译码器示意图从真值表中可以看出,每一个输出都对应着一种输入状态的组合,所以也叫做状态译码器。1000000011101000000011001000001010001000000100001000110000001000100000001010000000

7、001000输出输入表11-5三位二进制译码器真值表(2)3线-8线译码器高速CMOS集成3线-8线译码器74HC138,其逻辑框图如图11-6所示,真值表见表11-6所示。图11-674HC138逻辑框图输入输出0×××××11111111×1××××11111111××1×××11111111100000011111111000011011111110001011011111100011111011111001001111011110010111111011100110111111011001111

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。